# CHƯƠNG 8. CHUYỂN ĐỔI TƯƠNG TỰ - SỐ

## 8.1 Giới thiệu

Một đại lượng số có giá trị cụ thể là một trong hai trạng thái 0 hoặc 1, LOW hoặc HIGH, đúng hoặc sai, … Trong thực tế, mức điện áp của đại lượng số nằm bất kỳ trong một khoảng cụ thể, và chúng ta định nghĩa các giá trị trong khoảng nào đó có cùng một giá trị số. Ví dụ như đối với họ IC TTL điện áp ngõ vào từ 0 V đến 0,8 V là mức logic 0 và từ 2 V đến 5 V là mức logic 1. Bất kỳ một điện áp trong khoảng từ 0 đến 0,8 V được gán cho giá trị số là 0 và bất kỳ một điện áp trong khoảng từ 3 đến 5 V được gán cho giá trị số là 1. Giá trị điện áp chính xác thì không cần quan tâm vì trong mạch số đáp ứng giống nhau khi điện áp ngõ vào nằm trong khoảng xác định.

Ngược lại, một đại lượng tương tự có thể có bất kỳ một giá trị nào liên tục trong một khoảng giá trị xác định và quan trọng nhất là giá trị này là chính xác. Ví dụ như ngõ ra của mạch chuyển đổi nhiệt độ sang điện áp có giá trị đo được là 2,76 V tương ứng nhiệt độ là 27,6$^{o}$C. Nếu điện áp đo được có giá trị khác như là 2,34 V hay 3,78 V thì có những giá trị nhiệt độ khác tương ứng. Hay nói cách khác, mỗi giá trị của đại lượng tương tự là không giống nhau. Một ví dụ khác là ngõ ra từ mạch khuếch đại âm thanh đưa ra loa. Điện áp này là một đại lượng tương tự bởi vì các giá trị tạo ra có đáp ứng khác nhau đến loa.

Hầu hết các đại lượng vật lý trong tự nhiên là ở dạng tương tự và nó có thể có giá trị bất kỳ trong khoảng giá trị liên tục của nó. Ví dụ như nhiệt độ, áp suất, tín hiệu âm thanh, vị trí, tốc độ quay, tốc độ dòng chảy. Tất cả cấu tạo và các hoạt động bên trong các hệ thống số đều là mạch số và hoạt động với tín hiệu số. Bất kỳ thông tin nào đưa vào hệ thống số trước tiên phải chuyển về dạng số. Khi sử dụng hệ thống số như là máy tính để theo dõi, điều khiển hoặc xử lý các tín hiệu vật lý chúng ta cần phải có mạch giao tiếp chuyển từ các tín hiệu vật lý sang dạng số hoặc ngược lại.

Hình 8.1 là một ví dụ cụ thể, sơ đồ khối này trình bày các quá trình cần thực hiện khi sử dụng máy tính theo dõi và điều khiển một đại lượng tương tự giả sử là một biến vật lý. Sơ đồ khối được chia làm 5 phần:




Hình 8.1 Chuyển đổi tương tự sang số (ADC) và chuyển đổi số sang tương tự (DAC) được sử dụng để giao tiếp máy tính với tín hiệu vật lý cần theo dõi và điều khiển

- ✓ Bộ chuyển đổi: Tín hiệu vật lý là tín hiệu không điện nên chúng ta cần có một thiết bị chuyển đổi từ tín hiệu vật lý sang tín hiệu điện. Các bộ chuyển đổi thường sử dụng là nhiệt trở, tế bào quang điện, diode quang, máy đo dòng chảy, cảm biến áp suất, máy đo tốc độ. Ngõ ra của các bộ chuyển đổi là điện áp hoặc dòng điện thay đổi tương ứng với sự thay đổi của tín hiệu vật lý. Ví dụ như tín hiệu vật lý là nhiệt độ của nước thay đổi từ lạnh đến nóng với nhiệt độ từ 80 đến 150$^o$F và cảm biến nhiệt cho ra phạm vi điện áp từ 800 đến 1500 mV. Giả sử rằng bộ chuyển đổi có tỉ lệ tương ứng với 1$^o$F ngõ vào thì ngõ ra thay đổi 10 mV.

- ✓ Chuyển đổi tương tự sang số (ADC): Ngõ ra bộ chuyển đổi là tín hiệu điện tương tự được đưa đến ngõ vào ADC. Bộ chuyển đổi ADC sẽ chuyển tín hiệu tương tự ngõ vào thành tín hiệu số ở ngõ ra. Ví dụ như ADC chuyển đổi từ 800 đến 1500 mV tương tự sang giá trị số có phạm vi từ 01010000 (80) đến 10010110 (150). Giả sử rằng ngõ ra ADC thay đổi một số khi ngõ vào thay đổi 10 mV.
- ✓ Máy tính: Xử lý các giá trị số nhận từ ADC, có thể lưu trữ hoặc xử lý theo một chương trình đã lập sẵn. Chương trình có thể tính toán hoặc thực hiện các hoạt động khác dựa trên cở sở nhiệt độ ở dưới dạng số và cho ra tín hiệu điều khiển ở dạng số.
- ✓ Chuyển đổi số sang tương tự (DAC): Ngõ ra số từ máy tính được nối đến ngõ vào DAC. Bộ chuyển đổi DAC sẽ chuyển tín hiệu số ở ngõ vào và cho ra điện áp hoặc dòng điện tương tự. Ví dụ như máy tính cho ra tín hiệu số trong phạm vi từ 00000000 đến 11111111 thì DAC sẽ chuyển thành điện áp có giá trị tương ứng từ 0 V đến 10 V.
- ✓ Bộ khuếch đại: Tín hiệu tương tự ở ngõ ra DAC thường được đưa đến bộ khuếch đại để điều khiển đại lượng vật lý. Ví dụ như điều khiển nhiệt độ nước thì bộ khuếch đại sẽ điều khiển van để thay đổi dòng nước nóng chảy vào bồn theo tín hiệu điện áp tăng hoặc giảm từ ngõ ra DAC, tương ứng 0V thì không có dòng nước nóng chảy vào (đóng van) và 10V thì có dòng chảy tối đa (mở van).

Vì thế chúng ta thấy rằng chức năng của ADC và DAC sử dụng như mạch giao tiếp giữa tín hiệu tương tự với hệ thống số. Chức năng này ngày càng trở nên quan trọng hơn khi ứng dụng các máy tính cỡ nhỏ vào trong việc kiểm soát các quá trình mà trước đây máy tính không thể thực hiện được.

## 8.2 Chuyển đổi số sang tương tự

Bây giờ chúng ta bắt đầu nghiên cứu phương pháp chuyển đổi số sang tương tự (D/A) và chuyển đổi tương tự sang số (A/D). Phương pháp chuyển đổi A/D thì đa dạng và phức tạp hơn so với phương pháp chuyển đổi D/A vì vậy chúng ta sẽ bắt đầu với các phương pháp chuyển đổi D/A.

Về cơ bản, chuyển đổi D/A là quá trình xử lý các tín hiệu dưới dạng số và chuyển đổi thành tín hiệu điện áp hoặc dòng điện tương ứng với giá trị số. Một sơ đồ khối của mạch chuyển đổi D/A 4 bit được trình bày như trong hình 8.2a. Về cấu trúc bên trong chúng ta sẽ phân tích sau còn bây giờ chúng ta chỉ xem xét mối quan hệ giữa ngõ vào và ngõ ra.

Lưu ý mạch có một ngõ vào điện áp làm chuẩn $V_{ref}$. Điện áp này sử dụng để xác định ngõ ra full-scale còn gọi là giá trị cực đại mà mạch chuyển đổi D/A cho ra. Các ngõ vào A, B, C và D thường lấy từ ngõ ra của thanh ghi trong hệ thống số. Với 4 bit nhị phân ta có $2^4 = 16$ trạng thái khác nhau được

liệt kê trong hình 8.2b. Tương ứng với một giá trị số ở ngõ vào thì ngõ ra có một mức điện áp.




(a)

| D | C | B | A | $V_{OUT}$ | |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | Volts |
| 0 | 0 | 0 | 1 | 1 | |
| 0 | 0 | 1 | 0 | 2 | |
| 0 | 0 | 1 | 1 | 3 | |
| 0 | 1 | 0 | 0 | 4 | |
| 0 | 1 | 0 | 1 | 5 | |
| 0 | 1 | 1 | 0 | 6 | |
| 0 | 1 | 1 | 1 | 7 | |
| 1 | 0 | 0 | 0 | 8 | |
| 1 | 0 | 0 | 1 | 9 | |
| 1 | 0 | 1 | 0 | 10 | |
| 1 | 0 | 1 | 1 | 11 | |
| 1 | 1 | 0 | 0 | 12 | |
| 1 | 1 | 0 | 1 | 13 | |
| 1 | 1 | 1 | 0 | 14 | |
| 1 | 1 | 1 | 1 | 15 | Volts |

(b)

Hình 8.2 DAC 4 bit ngõ ra điện áp

Trong trường hợp này chúng ta có thể giả sử rằng điện áp ngõ ra $V_{OUT}$ có số Volt tương ứng với số nhị phân ngõ vào. Giá trị điện áp $V_{OUT}$ này cũng có thể gấp 2 lần số nhị phân hoặc có quan hệ bằng một hệ số nào đó. Đối với DAC ngõ ra dòng điện thì cũng tương tự như vậy.

Nói chung, ngõ ra tương tự = K x ngõ vào số, trong đó hệ số K là hệ số tỉ lệ và ngõ ra tương tự có thể là dòng điện hoặc điện áp. Khi ngõ ra là điện áp thì K tính bằng đơn vị của điện áp, khi ngõ ra là dòng điện thì K tính bằng đơn vị của dòng điện. Đối với DAC trong hình 8.2 thì K = 1V, vì thế

$$V_{OUT} = (1V) \times \text{ngõ vào số}$$

Chúng ta cũng có thể sử dụng công thức này để tính $V_{OUT}$ cho các giá trị số khác. Ví dụ như với ngõ vào số là $1100_2 = 12_{10}$, ta có được

$$V_{OUT} = (1V) \times 12 = 12V$$

**Ví dụ 8.1:** Cho DAC 5 bit ngõ ra dòng điện, với ngõ vào số là 10100 thì dòng điện ngõ ra là 10mA. Tính $I_{OUT}$ khi ngõ vào số là 11101?

**Giải:**

Ngõ vào số là $10100_2$ tương ứng với số thập phân là 20. Vì lúc đó $I_{OUT}$ = 10 mA nên K được tính như sau:

$$K = 10mA/20 = 0,5\ mA$$

Vì thế chúng ta có thể tính $I_{OUT}$ khi ngõ vào là $11101_2 = 29_{10}$ như sau:

$$I_{OUT} = (0,5mA) \times 29 = 14,5\ mA$$

Lưu ý rằng hệ số tỉ lệ K thay đổi tùy thuộc và DAC và điện áp chuẩn cung cấp.

**Ví dụ 8.2:** Cho DAC 8 bit có ngõ ra là 1V tương ứng ngõ vào số là 00110010. Tìm điện áp ngõ ra lớn nhất.

**Giải:**

Ta có: $00110010_2 = 50_{10}$

Vì vậy: K = 1V/50 = 20 mV

Điện áp ngõ ra lớn nhất có được khi ngõ vào là $11111111_2 = 255_{10}$

Nên: $V_{OUT}(max) = (20\ mV) \times 255 = 5,10\ V$

**Các trọng số ngõ vào**

Trong DAC hình 8.2 mỗi bit ngõ vào số làm cho ngõ ra thay đổi một khoảng điện áp khác nhau. Điều này có thể dễ dàng nhận thấy được khi cho từng ngõ vào mức logic 1 như trong bảng 8.1. Mỗi ngõ vào tác động làm điện áp ngõ ra thay đổi lớn hay nhỏ tùy thuộc vào vị trí của số nhị phân. Với ngõ

vào bit LSB (A) có trọng số là 1 V, bit B có trọng số là 2 V, bit C có trọng số là 4 V và cao nhất là bit MSB (D) có trọng số là 8 V. Trọng số này tăng gấp đôi cho mỗi bit bắt đầu từ LSB. Vì thế, chúng ta có thể tính $V_{OUT}$ bằng các lấy tổng các trọng số của ngõ vào.

Bảng 8.1 Áp ngõ ra ứng với ngõ vào các số nhị phân

| D | C | B | A | | $V_{OUT}$(V) |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | → | 1 |
| 0 | 0 | 1 | 1 | → | 2 |
| 0 | 1 | 0 | 1 | → | 4 |
| 1 | 0 | 0 | 1 | → | 8 |

Ví dụ tìm $V_{OUT}$ khi ngõ vào số là 0111, chúng ta có thể cộng các trọng số của các bit A, B và C sẽ được kết quả như sau: 4V + 2V + 1V = 7V

**Ví dụ 8.3:** Cho DAC 5 bit có $V_{OUT}$ = 0,2 V khi ngõ vào số là 00001. Tìm giá trị $V_{OUT}$ khi ngõ vào là 11111?

**Giải:**

Theo đề bài ta có 0,2V là trọng số của LSB. Vì vậy, trọng số của các bit còn lại có giá trị là 0,4 V, 0,8 V, 1,6 V và 3,2 V tương ứng. Khi ngõ vào số là 11111 thì giá trị tương ứng của $V_{OUT}$ = 3,2V + 1,6V + 0,8V + 0,4V + 0,2V = 6,2 V.

**Độ phân giải (Step-size)**

Độ phân giải của bộ chuyển đổi D/A được định nghĩa là sự thay đổi nhỏ nhất ở ngõ ra tương tự khi ngõ vào số thay đổi 1 đơn vị. Theo bảng của hình 8.2b chúng ta có thể thấy được độ phân giải là 1 V vì $V_{OUT}$ không thay đổi nhỏ hơn 1 V khi ngõ vào số thay đổi. Độ phân giải luôn bằng trọng số của LSB và đây cũng chính là bước nhảy (Step-size) vì $V_{OUT}$ sẽ thay đổi đúng bằng một lượng tương tự như thế tương ứng cho các số tiếp theo. Điều này cũng được chứng minh trong hình 8.3, đây là các mức điện áp ngõ ra của một DAC 4 bit khi giá trị số ngõ vào thay đổi từ 0000 đến 1111. Ngõ ra DAC có dạng sóng bậc thang với giá trị tương ứng mỗi bậc là 1 V. Khi ngõ vào là 1111 thì ngõ ra DAC có giá trị lớn nhất là 15 V còn gọi là giá trị full-scale. Khi ngõ vào là 0000 thì ngõ ra cũng là 0 V. Độ phân giải (hay là step-size) là độ lớn của một bậc trong dạng sóng bậc thang, trong trường hợp này mỗi bậc là 1 V.




Hình 8.3 Dạng sóng ngõ ra của DAC tương ứng với các giá trị nhị phân ngõ vào

Trong dạng sóng hình 8.3 có 16 mức tương ứng với 16 trạng thái ngõ vào nhưng chỉ có 15 bậc (hay 15 bước nhảy) giữa 0 V và full-scale. Tóm lại, một DAC N bit thì có số mức ngõ ra là $2^n$, và số bậc ngõ ra là $2^n$-1.

Chúng ta có thể nhận thấy rằng độ phân giải (step-size) cũng chính là hệ số tỉ lệ của DAC

Ngõ ra tương tự = K x ngõ vào số

Độ phân giải = $K = \frac{A_{fs}}{2^n - 1}$ , trong đó $A_{fs}$ là giá trị full-scale ở ngõ ra, n là số bit của DAC.

**Ví dụ 8.4:** Tìm độ phân giải (step-size) của DAC trong ví dụ 8.3. Mô tả tín hiệu bậc thang của ngõ ra DAC.

**Giải:**

LSB của bộ chuyển đổi có trọng số 0,2 V; đây cũng chính là độ phân giải của DAC.

Dạng sóng bậc thang được tạo ra bằng cách kết nối ngõ ra mạch đếm nhị phân 5 bit với ngõ vào DAC. Sóng bậc thang ngõ ra có 32 mức từ 0 V đến 6,2 V full-scale, có 31 bậc mỗi bậc là 0,2 V.

**Ví dụ 8.5:** Cho DAC trong ví dụ 8.3, hãy xác định $V_{OUT}$ khi ngõ vào số là 10001.

**Giải:**

Bước nhảy là 0,2V, K = 0,2V. Ngõ vào số là $10001_2 = 17_{10}$. Vì vậy, chúng ta có

$V_{OUT}$ = (0,2V) x 17 = 3,4V

**Phần trăm độ phân giải**

Mặc dù độ phân giải đã thể hiện được mức điện áp hay dòng điện của một bậc thang ở ngõ ra DAC. Người ta còn định nghĩa một thông số khác là phần trăm độ phân giải để chỉ rằng một bậc thang chiếm tỉ lệ bao nhiêu so với ngõ ra full-scale. Và công thức tính phần trăm độ phân giải (ký hiệu R) là: $R\% = \frac{K}{A_{fs}}.100\%$

Giả sử với DAC trong hình 8.3 có giá trị ngõ ra full-scale là 15V (khi ngõ vào số là 1111). K = 1V, phần trăm độ phân giải là: $R\% = \frac{1V}{15V}.100\% = 6{,}67\%$

**Ví dụ 8.6:** Cho DAC 10 bit có bước nhảy là 10 mV. Xác định điện áp ngõ ra full-scale và phần trăm độ phân giải.

**Giải:**

Với 10 bit nên DAC có $2^{10} - 1 = 1023$ bậc, mỗi bậc 10 mV

Vì vậy điện áp ngõ ra full-scale là $V_{fs}$ = 10mV x 1023 = 10,23 V

Phần trăm độ phân giải là: $\%R = \frac{10mV}{10,23V}.100\% \approx 0,1\%$

Ví dụ 8.6 chứng tỏ rằng khi số bit ngõ vào tăng thì phần trăm độ phân giải càng giảm. Thực ra phần trăm độ phân giải cũng có thể được tính bằng công thức

$$\%R = \frac{1}{tổng\ số\ bước\ nhảy}.100\%$$

DAC có n bit ngõ vào thì tổng số bước là $(2^n - 1)$. Vì vậy, phần trăm độ phân giải trong ví dụ 8.6 cũng có thể được tính

$$\%R = \frac{1}{2^{10} - 1}.100\% \approx 0,1\%$$

Điều này có nghĩa là chúng ta chỉ cần biết được số bit của DAC thì có thể tính được phần trăm độ phân giải. Số bit ngõ vào càng tăng thì số bước nhảy từ 0 đến full-scale càng nhiều, vì vậy độ lớn mỗi bước nhảy càng nhỏ. Hầu hết các DAC có một độ phân giải cụ thể cũng như số bit là cố định.

**Độ phân giải là gì?**

DAC không thể tạo ra các giá trị liên tục trong một khoảng giá trị nào đó, nói chung là tín hiệu ngõ ra không giống tín hiệu tương tự gốc. DAC tạo ra một tập hữu hạn các giá trị. Trong ví dụ nhiệt độ nước (phần 8.1), máy tính cho ra tín hiệu số được chuyển đổi thành điện áp tương tự từ 0 đến 10 V để điều khiển van. Độ phân giải của DAC xác định có bao nhiêu giá trị điện áp đưa đến van. Nếu sử dụng DAC 6 bit sẽ có 63 bước nhảy giữa 0 và 10 V mỗi bước tương ứng 0,159 V. Khi sử dụng DAC 8 bit sẽ có 255 bước nhảy giữa 0 và 10 V mỗi bước tương ứng 0,039 V. Số bit càng lớn thì độ phân giải sẽ mịn hơn (bước nhảy nhỏ hơn).

Người thiết kế hệ thống thường phải xác định độ phân giải cần thiết cho hệ thống thực hiện tốt yêu cầu đặt ra. Độ phân giải được giới hạn sao cho ngõ ra DAC có thể gần giống với tương tự là đủ. Nói chung, giá thành của DAC tăng theo số bit ngõ vào và người thiết kế phải biết số bit mình cần là bao nhiêu.

**Ví dụ 8.7:** Cho hệ thống máy tính điều khiển tốc độ động cơ như trong hình 8.4. Dòng điện ngõ ra DAC từ 0 đến 2 mA được khuếch đại để điều khiển tốc độ động cơ từ 0 đến 1000 rpm. Xác định số bit máy tính cần sử dụng để có thể điều khiển tốc độ động cơ thay đổi mỗi bước là 2 rpm.




Hình 8.4 Hệ thống điều khiển tốc độ động cơ

**Giải:**

Tốc độ động cơ thay đổi trong phạm vi từ 0 đến 1000 rpm tương ứng DAC thay đổi từ 0 đến full-scale. Mỗi bước nhảy tại ngõ ra DAC tương ứng với một bước tốc độ của động cơ. Đề bài yêu cầu mỗi bước tốc độ động cơ thay đổi 2 rpm. Vì vậy số bước nhảy tối thiểu là 1000/2 = 500 bước.

Bây giờ chúng ta xác định số bit cần thiết sao cho có ít nhất là 500 bước nhảy từ 0 đến full-scale và số bước nhảy là $2^n - 1$, nên chúng ta có thể nói rằng:

$2^n - 1 \geq 500$ hay $2^n \geq 501$

Vì $2^8 = 256$ và $2^9 = 512$, số bit nhỏ nhất để có thể tạo ra 500 bước là 9. Chúng ta có thể sử dụng số bit lớn hơn 9 nhưng phải tính đến giá thành của DAC.

**Ví dụ 8.8:** Sử dụng hệ thống trong ví dụ 8.7 và cho hệ thống là 9 bit. Ngõ ra máy tính điều khiển số là bao nhiêu để tốc độ động cơ đạt gần với tốc độ 326 rpm?

**Giải:**

Với 9 bit, ta có $2^9 - 1 = 511$ bậc. Vì thế, động cơ sẽ quay với tốc độ 1000 rpm tương ứng bậc 511, số vòng của 1 bước nhảy sẽ là 1000/511 = 1,957 rpm.

Số bước cần thiết để đạt tốc độ 326 rpm là 326/1,957 = 166,58 bước. Vì bước nhảy không có số lẻ nên chúng ta sẽ làm tròn là 167.

Tốc độ thật sự của động cơ ở bậc 167 là 167 x 1,957 = 326,8 rpm.

Do đó, ngõ ra máy tính phải cho ra số nhị phân 9 bit tương ứng với $167_{10}$ để động cơ đạt được tốc độ mong muốn.

Trong tất cả ví dụ trên, chúng ta đã giả sử DAC có độ chính xác tuyệt đối. Nhưng trong thực tế các thiết bị đều có những sai số nhất định, chúng ta sẽ xem xét về sai số của DAC trong các phần 8.3 và 8.4.

**DAC lưỡng cực**

Các DAC đã trình bày phần trên có ngõ vào là số nhị phân không dấu và điện áp hay dòng điện ngõ ra là số dương. Nhưng có một số DAC ngõ ra có điện áp âm, điện áp âm có được bằng cách thay đổi thiết kế mạch ngõ ra DAC. Trong trường hợp này, tương ứng trong phạm vi số nhị phân ngõ vào (ví dụ từ 00000000 đến 11111111) thì ngõ ra thay đổi từ $-V_{ref}$ đến $+V_{ref}$. Ngõ ra là 0V tương ứng với ngõ vào là 10000000. Người ta sử dụng số nhị phân có dấu ở dạng bù 2 để chuyển đổi bằng cách đảo bit MSB ngõ vào DAC như trong bảng 8.2

Bảng 8.2 Bảng chuyển đổi bằng cách đảo bit MSB ngõ vào DAC

| | Dạng bù 2 | Ngõ vào DAC | $V_{OUT}$ |
|---|---|---|---|
| Số dương lớn nhất | 01111111 | 11111111 | $\sim+V_{ref}$ |
| Zero | 00000000 | 10000000 | 0V |
| Số âm lớn nhất | 10000000 | 00000000 | $-V_{ref}$ |

Một số DAC có ngõ vào được thiết kế để nhận trực tiếp số nhị phân có dấu ở dạng bù 2. Ví dụ như, giả sử một DAC lưỡng cực 6 bit sử dụng hệ thống bù 2 có độ phân giải là 0,2 V, thì giá trị số nhị phân ngõ vào từ 100000 (-32) đến 011111 (+31) sẽ có điện áp ngõ ra tương ứng trong phạm vi từ -6,4 V đến +6,2 V. Có ($2^6$ -1) = 63 bậc và mỗi bậc 0,2 V tương ứng giữa hai đầu giới hạn âm và dương.

## 8.3 Mạch chuyển đổi D/A

Có nhiều phương pháp thực hiện mạch điện chuyển đổi D/A như đã mô tả. Chúng ta sẽ phân tích một số mạch nguyên lý cơ bản để hiểu được ý tưởng thiết kế. Chúng ta không cần tìm hiểu tất cả các mạch nguyên lý của DAC vì các mạch này đã được tích hợp thành IC hoặc một khối chức năng của IC. Thay vào đó chúng ta cần tìm hiểu đặc điểm của các loại DAC và cách sử dụng sao cho hợp lý nhất.




Hình 8.5 Sơ đồ của DAC sử dụng điện trở theo trọng số nhị phân

Hình 8.5 trình bày một sơ đồ mạch điện của một DAC 4 bit đơn giản nhất. Mạch có các ngõ vào A, B, C và D là số nhị phân và giả sử các ngõ vào này có giá trị là 0 và 5 V. Bộ khuếch đại thuật toán sử dụng như một mạch khuếch đại cộng để cộng các trọng số điện áp ngõ vào. Mạch khuếch đại với hệ số khuếch đại điện áp cho mỗi ngõ vào bằng tỉ lệ giữa điện trở hồi tiếp $R_F$ với điện trở ngõ vào $R_{IN}$ tương ứng. Trong mạch này $R_F$ = 1KΩ và điện trở ngõ vào trong phạm vi từ 1 đến 8KΩ. Ngõ vào D có $R_{IN}$ = 1KΩ, vì thế bộ khuếch đại cộng cho điện áp ngõ vào D đi qua mà không làm suy giảm. Ngõ vào C có $R_{IN}$ = 2 KΩ, nên điện áp từ ngõ vào C qua bộ khuếch đại cộng bị suy giảm ½. Tương tự điện áp ngõ vào B suy giảm ¼ và ngõ vào A suy giảm 1/8. Điện áp ngõ ra bộ khuếch đại là:

$$V_{OUT} = -\left(V_D + \frac{1}{2}V_C + \frac{1}{4}V_B + \frac{1}{8}V_A\right)$$

Dấu trừ (-) xuất hiện trong công thức tính $V_{OUT}$ là do sử dụng mạch khuếch đại đảo và ở đây chúng ta cũng không cần quan tâm đến nó. Điện áp ngõ ra $V_{OUT}$ tương ứng với các giá trị số ngõ vào được trình bày trong bảng 8.3

Bảng 8.3 Điện áp ngõ ra chuyển đổi D/A 4 bit

| D | C | B | A | | $V_{OUT}$ (V) | |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | | 0 | |
| 0 | 0 | 0 | 1 | | -0,625 | LSB |
| 0 | 0 | 1 | 0 | | -1.250 | |
| 0 | 0 | 1 | 1 | | -1,875 | |
| 0 | 1 | 0 | 0 | | -2,500 | |
| 0 | 1 | 0 | 1 | | -3,125 | |
| 0 | 1 | 1 | 0 | | -3,750 | |
| 0 | 1 | 1 | 1 | | -4,375 | |
| 1 | 0 | 0 | 0 | | -5,000 | |
| 1 | 0 | 0 | 1 | | -5,625 | |
| 1 | 0 | 1 | 0 | | -6,250 | |
| 1 | 0 | 1 | 1 | | -6,875 | |
| 1 | 1 | 0 | 0 | | -7,500 | |
| 1 | 1 | 0 | 1 | | -8,125 | |
| 1 | 1 | 1 | 0 | | -8,750 | Full-scale |
| 1 | 1 | 1 | 1 | | -9,375 | |

Các điện áp ngõ ra có được bằng cách cho các ngõ vào là 0 hoặc 5 V. Ví dụ, nếu ngõ vào số là 1010 thì tương ứng $V_D = V_B = 5V$ và $V_C = V_A = 0V$. Như vậy $V_{OUT}$ được tính là:

$$V_{OUT} = -\left(5V + 0V + \frac{1}{4}\,5V + 0V\right) = -6{,}25V$$

Độ phân giải của DAC bằng trọng số LSB là $\frac{1}{8}.5V = 0{,}625V$. Theo trong bảng 8.3 thì ngõ ra tương tự tăng 0,625V khi ngõ vào số tăng một giá trị.

**Ví dụ 8.9:** a) Xác định trọng số cho mỗi bit ngõ vào của mạch DAC hình 8.5.

b) Thay $R_F = 250\Omega$, xác định điện áp ngõ ra full-scale.

**Giải:**

a) Ngõ vào MSB qua mạch khuếch đại có độ lợi bằng 1, nên trọng số của MSB là 5 V và trọng số của các bit còn lại là:

MSB → 5 V

MSB thứ hai → 2,5 V

MSB thứ ba → 1.25 V

LSB → 0,625 V

b) Giá trị $R_F = 250\ \Omega$, giá trị này giảm 4 lần so với 1 KΩ. Vì vậy ngõ ra full-scale cũng giảm đi 4 lần so với full-scale ban đầu và bằng -9,375/4 = -2,344V.

Nếu chúng ta nhìn lại giá trị các điện trở trong hình 8.5 thì đó chính là các giá trị theo trọng số nhị phân. Hay nói cách khác, nếu bắt đầu tính từ điện trở ngõ vào MSB thì các điện trở tiếp theo có giá trị tăng gấp đôi. Điều này dẫn đến trọng số đóng góp của các ngõ vào trong điện áp ngõ ra.

**Độ chính xác của mạch chuyển đổi**

Trong bảng 8.3 các giá trị điện áp $V_{OUT}$ là lý tưởng và trên thực tế nó không được chính xác như vậy. Điện áp ngõ ra còn chịu tác động bởi hai yếu tố khác nữa: (1) độ chính xác của các điện trở ngõ vào và điện trở hồi tiếp, (2) độ chính xác của mức điện áp ngõ vào.




Hình 8.6 Sơ đồ nguyên lý DAC 4 bit hoàn chỉnh với điện áp chuẩn chính xác

Điện trở thì có thể sử dụng điện trở chính xác (đến 0,01%) nhưng mức điện áp giữa các ngõ vào luôn có sự sai biệt. Điện áp ngõ vào có thể được lấy từ ngõ ra của các Flip-Flop hoặc cổng logic mà như chúng ta đã biết các mức điện áp ngõ ra này không chính xác là 0 hay 5 V mà nó thay đổi trong một khoảng cho phép nhất định. Vì lý do này mà người ta phải sử dụng mạch chuyển đổi D/A như trong hình 8.6.

Mỗi ngõ vào số điều khiển một công tắc (SW) bán dẫn và khi ngõ vào mức cao thì SW đóng để nối ngõ vào điện trở với nguồn điện áp chuẩn chính xác và khi ngõ mức thấp thì SW hở mạch. Nguồn điện áp chuẩn này phải rất ổn định mới có thể cung cấp cho ngõ ra được chính xác.

**DAC với ngõ ra dòng điện**

Một DAC có ngõ ra là dòng điện thay đổi theo số nhị phân ngõ vào có sơ đồ nguyên lý được trình bày như hình 8.7a. Đây là sơ đồ mạch DAC 4 bit sử dụng điện trở theo trọng số nhị phân. Trong mạch sử dụng các nhánh dòng điện song song, mỗi nhánh được điều khiển bằng một SW bán dẫn và trạng thái của SW được điều khiển bằng mức logic của số nhị phân ngõ vào. Dòng điện trong các nhánh được xác định bằng điện áp chuẩn chính xác $V_{REF}$ và điện trở chính xác trong nhánh đó. Giá trị của điện trở thay đổi theo trọng số nhị phân vì thế dòng điện trong từng nhánh cũng có các giá trị thay đổi tương ứng, và dòng điện ngõ ra $I_{OUT}$ là tổng các dòng điện trong các nhánh.




Hình 8.7 Sơ đồ mạch DAC ngõ ra dòng điện

Trong nhánh MSB có giá trị điện trở nhỏ nhất là R, các nhánh tiếp theo có giá trị điện trở tăng gấp đôi. Dòng điện ngõ ra có thể lấy được thông qua điện trở tải $R_L$, và giá trị điện trở tải phải nhỏ hơn R nhiều lần để không ảnh hưởng đến giá trị dòng điện ngõ ra. Giá trị dòng điện ngõ ra được tính như sau:

$$I_{OUT} = B_3.I_0 + B_2.\frac{I_0}{2} + B_1.\frac{I_0}{4} + B_0.\frac{I_0}{8}$$

Trong đó $I_0 = \frac{V_{REF}}{R}$

Chúng ta có thể sử dụng mạch chuyển đổi từ dòng điện ngõ ra $I_{OUT}$ thành điện áp ngõ ra $V_{OUT}$ tương ứng như trong hình 8.7b. Điện áp ngõ ra $V_{OUT}$ được tính:

$$V_{OUT} = -I_{OUT}.R_F$$

**Ví dụ 8.10:** Cho DAC như hình 8.7a có $V_{REF}$ = 10V, R = 10KΩ. Hãy xác định độ phân giải và ngõ ra full-scale của DAC, giả sử $R_L$ rất nhỏ so với R.

**Giải:**

$I_{OUT} = V_{REF}/R$ = 1 mA. Đây chính là trọng số của MSB. Trọng số của các ngõ vào khác tương ứng là 0,5 mA, 0,25 mA và 0,125 mA. Trọng số LSB là 0,125 mA và đây cũng chính là độ phân giải.

Ngõ ra full-scale xảy ra khi tất cả các ngõ vào nhị phân đều ở mức cao hay tất cả các SW đều đóng, do đó:

$$I_{OUT} = 1 + 0,5 + 0,25 + 0,125 = 1,875 \text{ mA}$$

Chú ý rằng dòng điện ngõ ra này tương ứng với một giá trị điện áp chuẩn $V_{REF}$ nhất định. Nếu $V_{REF}$ thay đổi thì độ phân giải và ngõ ra full-scale cũng sẽ thay đổi tương ứng.

Để $I_{OUT}$ được chính xác thì ngõ ra phải được nối ngắn mạch xuống mass. Nên một phương pháp thường sử dụng là chuyển đổi dòng điện ngõ ra thành điện áp bằng mạch op-amp như hình 8.7b. Ở đây $I_{OUT}$ từ ngõ ra DAC được nối đến ngõ vào "-" của op-amp và ngõ vào cộng của op-amp nối mass, như vậy xem như $I_{OUT}$ được nối mass.

**DAC thang điện trở R/2R**

DAC sử dụng điện trở theo trọng số nhị phân trên thực tế có một số hạn chế. Vấn đề lớn nhất là sự khác biệt lớn giữa các giá trị điện trở MSB và LSB, giả sử nếu điện trở MSB có giá trị là 1 KΩ với DAC 12 bit thì giá trị điện trở LSB phải trên 2 MΩ. Rất khó để chế tạo các điện trở có giá trị lớn mà vẫn giữ được mức sai số bằng với điện trở có giá trị nhỏ (sai số điện trở tính theo phần trăm nên điện trở lớn sẽ có sai số lớn) và khi nhiệt độ thay đổi thì sai số của điện trở cũng thay đổi theo.

Vì lý do này nên người ta sử dụng một mạch dạng khác cho DAC và trong mạch này các giá trị điện trở sử dụng gần nhau hơn. Một trong các mạch DAC thông dụng là mạch sử dụng thang điện trở R/2R trong đó các giá trị điện trở chỉ có 1 hoặc 2. Sơ đồ mạch điện được trình bày như trong hình 8.8.




Hình 8.8 Sơ đồ mạch DAC thang điện trở R/2R

Chú ý về cách sắp xếp các điện trở cũng như giá trị của các điện trở chỉ có R và 2R. Dòng điện $I_{OUT}$ tùy thuộc vào vị trí của bốn SW, và số nhị phân ngõ vào $B_3B_2B_1B_0$ sử dụng để điều khiển trạng thái các SW này. Dòng điện $I_{OUT}$ được đưa qua op-amp để chuyển thành điện áp $V_{OUT}$. Chúng ta không đi sâu vào phân tích mạch này ở đây, nhưng giá trị $V_{OUT}$ được tính bằng công thức sau:

$$V_{OUT} = -\frac{V_{REF}}{16}.B$$

Với B là giá trị của số nhị phân ngõ vào có phạm vi từ 0000 (0) đến 1111 (15).

**Ví dụ 8.11**: Cho DAC trong hình 8.8 có $V_{REF}$ = 10 V. Xác định độ phân giải và ngõ ra full-scale của DAC.

**Giải:**

Độ phân giải bằng trọng số LSB, chúng ta có thể xác định bằng cách cho B = $0001_2 = 1_{10}$

$$\text{Độ } phân\ giải = \frac{-10V\ x\ 1}{16} = -0{,}625\ V$$

Giá trị ngõ ra full-scale xảy ra khi B = $1111_2 = 15_{10}$ nên

$$fullscale = \frac{-10V\ x\ 15}{16} = -9{,}375\ V$$

## 8.4 Các đặc tính của DAC

Hầu hết các loại DAC mà chúng ta sử dụng được tích hợp trong IC. Để đánh giá cũng như lựa chọn DAC sử dụng cho các ứng dụng khác nhau, chúng ta phải dựa vào một số đặc tính nhà sản xuất đưa ra.

**Độ phân giải**

Như đã đề cập trong phần trước, phần trăm độ phân giải tùy thuộc vào số lượng bit ngõ vào của DAC. Do đó, các nhà sản suất thường đưa ra độ phân giải ở dưới dạng số bit. Một DAC 10 bit có độ phân giải mịn hơn (nhỏ hơn) DAC 8 bit.

**Độ chính xác**

Các nhà sản xuất DAC đưa ra đặc tính về độ chính xác dưới hai dạng sai số là sai số toàn thang và sai số tuyến tính và được tính bằng phần trăm so với ngõ ra full-scale (%F.S).

Sai số toàn thang là độ lệch cực đại của ngõ ra DAC so với giá trị lý tưởng của nó. Ví dụ như, giả sử DAC trong hình 8.5 có sai số toàn thang là ±0,01%F.S. Vì DAC có ngõ ra full-scale là 9,375 V, nên phần trăm này được thay bằng điện áp như sau;

±0,01% x 9,375 V = ±0,9375 mV

Điều này có nghĩa là ngõ ra của DAC tại bất kỳ thời điểm nào cũng có thể bị lệch 0,9375 mV so với giá trị lý tưởng của nó.

Sai số tuyến tính là độ lệch cực đại trong một bước nhảy so với bước nhảy lý tưởng của nó. Ví dụ như DAC trong hình 8.5 có bước nhảy lý tưởng là 0,625 V. Nếu như bộ chuyển đổi có sai số tuyến tính là ±0,01%F.S, điều này có nghĩa là độ lớn của một bước nhảy thật sự có thể bị lệch lớn nhất đến 0,9375 mV.

**Ví dụ 8.12:** Một DAC 8 bit có ngõ ra full-scale là 2 mA và sai số toàn thang là ±0,5%F.S. Xác định phạm vi dòng điện ngõ ra khi ngõ vào là 10000000B?

**Giải:**

Độ lớn bước nhảy là: 2mA/255 = 7,84 μA

10000000B = $128_{10}$

Dòng điện ngõ ra lý tưởng là $I_{OUT}$ = 128 x 7,84 μA = 1004 μA

Sai số toàn thang là: ±0,5% x 2 mA = ±10 μA

Vì vậy, dòng điện ngõ ra thật sự bị lệch một khoảng so với giá trị lý tưởng 1004 μA và giá trị thật sự của nó thay đổi từ 994 đến 1014 μA.

**Sai số Offset**

Về mặt lý tưởng thì ngõ ra của DAC sẽ là 0 V khi các bit nhị phân ngõ vào toàn bộ là 0. Nhưng trong thực tế, ngõ ra có một điện áp nhỏ nào đó khi ngõ vào có giá trị 0, điện áp này gọi là sai số offset. Điện áp sai lệch này sẽ được cộng thêm vào ngõ ra DAC trong tất cả các trường hợp. Ví dụ như một DAC 4 bit có sai số offset là +2 mV và bước nhảy là 100 mV. Giá trị ngõ ra lý tưởng và giá trị thật sự trong một số trường hợp được trình bày trong bảng 8.4. Chú ý rằng do điện áp offset mà ngõ ra thật sự cao hơn 2 mV so với giá trị lý tưởng và sai số offset có thể âm hoặc dương.

Bảng 8.4 Giá trị ngõ ra lý tưởng và giá trị thật sự

| Mã ngõ vào | Ngõ ra lý tưởng (mV) | Ngõ ra thật sự (mV) |
|---|---|---|
| 0000 | 0 | 2 |
| 0001 | 100 | 102 |
| 1000 | 800 | 802 |
| 1111 | 1500 | 1502 |

Nhiều DAC có bộ điều chỉnh offset bên trong cho phép chúng ta có thể điều chỉnh ngõ ra về 0. Vấn đề này được thực hiện bằng cách cho tất cả các ngõ vào bằng 0, quan sát ngõ ra và điều chỉnh offset cho đến khi ngõ ra đạt 0 V.

**Thời gian thực thi**

Tốc độ hoạt động của DAC được cụ thể hóa bằng thời gian thực thi, đó chính là thời gian cần thiết cho ngõ ra một DAC thay đổi từ zero đến full-scale tương ứng khi ngõ vào tất cả các bit thay đổi từ 0 đến tất cả bằng 1. Thực chất thời gian thực thi được đo bằng thời gian để ngõ ra DAC thay đổi từ 0 đến 1/2 bước nhảy cuối cùng. Ví dụ như, DAC có độ phân giải là 10 mV, thời gian thực thi là thời gian để ngõ ra thay đổi từ 0 đến khoảng 5 mV nữa là đạt full-scale.

Thời gian thực thi thông thường có phạm vi từ 50 ns đến 10 µs. Và nói chung DAC có ngõ ra là dòng điện sẽ có thời gian thực thi ngắn hơn so với DAC ngõ ra điện áp. Nguyên nhân chính dẫn đến việc này là do thời gian trễ của op-amp sử dụng để chuyển đổi từ dòng điện sang điện áp.

## 8.5 DAC tích hợp

Một trong các DAC tích hợp được sản xuất với công nghệ CMOS là AD7524. DAC này có ngõ vào 8 bit, sử dụng mạch thang điện trở R/2R và có sơ đồ khối như trong hình 8.9a. DAC có 8 bit có chốt ngõ vào bên trong bằng cách điều khiển các ngõ vào Chip Select ($\overline{CS}$) và WRITE ($\overline{WR}$). Khi cả hai ngõ vào này ở mức logic 0, ngõ vào dữ liệu số ($D_7 – D_0$) tạo ra dòng điện ngõ ra OUT1 (OUT2 nối xuống mass). Khi hai ngõ vào điều khiển này lên mức logic 1, thì ngõ vào dữ liệu số được chốt lại và dòng điện ngõ ra được duy trì tương ứng với ngõ vào số đã được chốt. Bất chấp sự thay đổi của ngõ vào số sẽ không ảnh hưởng đến ngõ ra OUT1 vì trạng thái đã được chốt.

Thời gian thực thi tối đa của AD7524 là khoảng 100 ns và sai số toàn thang là ±0,2%F.S. Điện áp chuẩn $V_{REF}$ có thể nhận điện áp dương và cả điện áp âm có giá trị từ 0 đến ±25 V, vì thế dòng điện ngõ ra là dòng điện có cực tính. Dòng điện ngõ ra có thể được chuyển đổi thành điện áp bằng cách sử dụng op-amp như trong hình 8.9b. Chú ý rằng op-amp có điện trở hồi tiếp được tích hợp trong DAC. Nếu như chúng ta muốn lấy điện áp ngõ ra có cực tính thì cũng có thể thêm vào mạch op-amp như trong hình 8.9c, điện áp ngõ ra có giá trị từ $-V_{REF}$ (khi ngõ vào 00000000) đến $+V_{REF}$ (khi ngõ vào là 11111111).




Hình 8.9 DAC 8 bit AD7524 có chốt ngõ vào

## 8.6 Ứng dụng của DAC

Các DAC sử dụng để chuyển đổi tín hiệu ngõ ra các mạch số để cung cấp điện áp hoặc dòng điện để thúc các thiết bị tương tự. Dưới đây là một số ứng dụng thông dụng của DAC.

**Điều khiển**

Ngõ ra số từ máy tính có thể được chuyển đổi thành tương tự để điều khiển tốc độ động cơ hoặc nhiệt độ lò nướng hoặc có thể để điều khiển các biến vật lý.

**Tái tạo tín hiệu**

Trong nhiều ứng dụng, tín hiệu tương tự được số hóa, và vì vậy các điểm liên tiếp của tín hiệu được chuyển đổi thành giá trị số tương đương và lưu trữ trong bộ nhớ. Việc chuyển đổi này được thực hiện bằng ADC và DAC có thể được sử dụng để chuyển đổi dữ liệu lưu trữ dưới dạng số thành các điểm tín hiệu tương tự theo thời gian tương ứng để tái tạo lại tín hiệu gốc. Việc kết hợp số hóa và tái tạo này được sử dụng trong lưu trữ số của máy hiện sóng, hệ thống âm thanh CD và ghi AV số. Chúng ta sẽ tìm hiểu thêm sau khi học ADC.

**Chuyển đổi A/D**

Bên trong cấu trúc của một số loại ADC có sử dụng DAC.

**Điều chỉnh biên độ tín hiệu bằng kỹ thuật số**

Các DAC còn được sử dụng để làm suy giảm biên độ tín hiệu tương tự bằng cách cho tín hiệu tương tự vào ngõ vào $V_{REF}$ như trong hình 8.10. Ngõ vào số nhị phân đóng vai trò là hệ số suy giảm tín hiệu: $V_{OUT} = \frac{V_{REF}}{2^n} x\ giá\ trị\ nhị\ phân$. Khi ngõ vào số nhị phân có giá trị lớn nhất thì giá trị điện áp ngõ ra gần bằng với $V_{REF}$ ở ngõ vào. Khi giá trị nhị phân bằng khoảng một nửa so với giá trị lớn nhất thì ngõ ra bằng khoảng một nửa so với $V_{REF}$. Nếu $V_{REF}$ là một tín hiệu (ví dụ như tín hiệu có dạng sóng hình sin) biến thiên trong khoảng cho phép của điện áp chuẩn thì ngõ ra có dạng tín hiệu tương tự như vậy nhưng biên độ tùy thuộc vào số nhị phân cho vào DAC. Hệ thống số như thế này cũng có thể sử dụng để điều khiển volume cho hệ thống âm thanh hoặc điều chỉnh biên độ máy phát sóng.




Hình 8.10 Sử dụng DAC để điều chỉnh biên độ tín hiệu tương tự

**DAC nối tiếp**

Có rất nhiều ứng dụng của DAC liên quan đến vi xử lý. Vấn đề chính khi sử dụng các DAC có dữ liệu song song như đã mô tả thì phải sử dụng nhiều ngõ của vi xử lý để giao tiếp. Trong những trường hợp tốc độ chuyển đổi là không quan trọng thì người ta giao tiếp giữa vi xử lý với DAC theo phương pháp nối tiếp. Các DAC nối tiếp cần phải thiết kế sẵn thanh ghi dịch dữ liệu nối tiếp/song song ở ngõ ra nên sẽ có nhiều mạch điện hơn được tích hợp trong một DAC. Và dữ liệu số được chuyển đi từng bit giữa vi điều khiển và DAC và cần sử dụng thêm một tín hiệu xung clock để dịch chuyển các bit vào DAC. Sau một số lượng xung clock nhất định thì dữ liệu số được chốt lại và được chuyển đổi thành tương tự.

## 8.7 Chuyển đổi tương tự sang số

Bộ chuyển đổi tương tự sang số nhận tín hiệu tương tự ở ngõ vào, sau một khoảng thời gian cho ra mã số ở ngõ ra có giá trị tương ứng với tín hiệu ngõ vào. Quá trình xử lý chuyển đổi A/D thì phức tạp hơn và mất nhiều thời gian hơn so với quá trình chuyển đổi D/A và mạch ADC cũng có nhiều cấu trúc khác nhau. Chúng ta sẽ khảo sát một số phương pháp cũng như sơ đồ chi tiết của một số loại ADC nhưng không cần thiết phải thiết kế ADC (vì ADC đã được tích hợp sẵn, việc chúng ta cần là biết cách sử dụng các ADC này). Tuy nhiên, những kỹ thuật khác nhau cũng sẽ tạo ra các ADC có thể đáp ứng được các nhu cầu, mục đích sử dụng khác nhau mà chúng ta cần phải lựa chọn sử dụng sao cho hợp lý.

Một sơ đồ khối của ADC được trình bày như trong hình 8.11. ADC hoạt động theo tín hiệu xung clock ở ngõ vào, bộ điều khiển hoạt động của ADC

là một mạch logic tạo ra trình tự hoạt động với trạng thái bắt đầu bằng lệnh Start. Bộ so sánh op-amp có hai ngõ vào tương tự và một ngõ ra số, ngõ ra này sẽ chuyển trạng thái tùy thuộc vào ngõ vào nào lớn hơn.




Hình 8.11 Sơ đồ khối tổng quát của ADC

Các bước hoạt động cơ bản của ADC:

- ✓ Xung lệnh Start xác để yêu cầu bắt đầu chuyển đổi.
- ✓ Bộ điều khiển liên tục thay đổi giá trị số nhị phân theo tốc độ của xung clock và được ghi lại trong thanh ghi.
- ✓ Số nhị phân trong thanh ghi được DAC chuyển đổi thành điện áp tương tự gọi là $V_{AX}$.

- ✓ Bộ so sánh có chức năng so sánh $V_{AX}$ với điện áp ngõ vào tương tự $V_A$. Nếu $V_{AX} < V_A$ thì ngõ ra bộ so sánh ở mức cao. Khi điện áp $V_{AX}$ vượt hơn $V_A$ ít nhất một khoảng $V_T$ (điện áp ngưỡng) thì ngõ ra bộ so sánh sẽ xuống mức thấp và ngừng quá trình xử lý cập nhật giá trị số trong thanh ghi. Tại thời điểm này giá trị $V_{AX}$ gần xấp xỉ với $V_A$ nhất. Giá trị số trong thanh ghi là giá trị số tương đương của $V_{AX}$ nó cũng xấp xỉ tương đương với $V_A$.
- ✓ Mạch logic điều khiển cho ra tín hiệu thông báo kết thúc quá trình chuyển đổi EOC khi quá trình chuyển đổi kết thúc.

Các mạch chuyển đổi A/D khác nhau chủ yếu trong phần mạch logic điều khiển và cách thức cập nhật giá trị trong thanh ghi. Còn lại các phần khác cơ bản là giống nhau, không có thay đổi nhiều đối với các ADC khác nhau.

## 8.8 ADC điện áp tham chiếu bậc thang (Digital-ramp ADC)

Đây là một dạng chuyển đổi ADC đơn giản nhất và tổng quát nhất như trong hình 8.12. Mạch sử dụng mạch đếm nhị phân, thanh ghi và xung clock để tăng giá trị mạch đếm từng bước cho đến khi $V_{AX} \geq V_A + V_T$. ADC được gọi là ADC điện áp tham chiếu bậc thang bởi vì dạng sóng của $V_{AX}$ nhảy từng bước giống như bậc thang như trong hình 8.3. Người ta còn gọi nó với tên gọi là ADC đếm.

Sơ đồ khối của ADC điện áp tham chiếu bậc thang được trình bày như trong hình 8.12, bao gồm mạch đếm, DAC, bộ so sánh và sử dụng cổng AND để điều khiển. Khi ngõ ra của bộ so sánh (cũng là tín hiệu $\overline{EOC}$) xuống mức thấp là quá trình chuyển đổi kết thúc. Nếu giả sử điện áp ngõ vào chuyển đổi $V_A$ là điện áp dương thì quá trình chuyển đổi được thực hiện như sau:

- ✓ Xung Start đặt vào để reset mạch đếm về 0. Khi tín hiệu Start lên mức cao thì cổng AND sẽ cấm xung clock sẽ đi vào mạch đếm.
- ✓ Khi ngõ vào DAC tất cả các bit đều bằng 0 thì ngõ ra DAC có $V_{AX}$ = 0 V.
- ✓ Vì $V_A > V_{AX}$ nên ngõ ra bộ so sánh ($\overline{EOC}$) ở mức cao.
- ✓ Khi xung Start trở về mức thấp, cổng AND sẽ cho phép xung clock đi vào mạch đếm.
- ✓ Khi mạch đếm tăng giá trị lên thì $V_{AX}$ ở ngõ ra DAC sẽ tăng từng bậc theo giá trị đếm của mạch đếm (hình 8.12b)
- ✓ Quá trình đếm cứ tiếp tục cho đến khi $V_{AX}$ vượt hơn $V_A$ một khoảng bằng hoặc lớn hơn $V_T$ (thường có giá trị từ 10 đến 100 μV). Tại thời điểm này $\overline{EOC}$ sẽ xuống mức thấp và không cho phép xung clock vào mạch đếm nữa và mạch đếm sẽ ngừng đếm.

- ✓ Quá trình chuyển đổi đã hoàn tất, giá trị đếm cuối cùng của mạch đếm tương ứng là giá trị số chuyển đổi của $V_A$.
- ✓ Mạch đếm sẽ giữ giá trị số này cho đến trước khi có xung Start kế tiếp bắt đầu cho quá trình chuyển đổi mới.




Hình 8.12 Sơ đồ khối của ADC điện áp tham chiếu bậc thang

**Ví dụ 8.13:** Cho ADC điện áp tham chiếu bậc thang có tần số xung clock là 1MHz, $V_T$ = 0,1 mV, ngõ ra DAC có giá trị cực đại là 10,23 V và ngõ vào 10 bit. Hãy xác định:

a) Giá trị ngõ ra số tương đương có được khi cho $V_A$ = 3,728 V.

b) Thời gian thực hiện chuyển đổi $V_A$.

c) Độ phân giải của ADC.

**Giải:**

a) DAC có ngõ vào 10 bit và ngõ ra $V_{FS}$ = 10,23 V, vì thế tổng số bước nhảy là:

$2^{10} - 1 = 1023$

Nên độ lớn bậc thang là:

$$K = \frac{10{,}23\ V}{1023} = 10\ mV$$

Điều này có nghĩa là $V_{AX}$ sẽ tăng mỗi bậc là 10 mV theo từng giá trị đếm của mạch đếm. Vì $V_A$ = 3,728 V và $V_T$ = 0,1 mV, nên $V_{AX}$ phải đạt lớn hơn hoặc bằng 3,7281 V thì ngõ ra bộ so sánh xuống mức thấp. Nên số bước nhảy cần phải thực hiện là:

$$\frac{3{,}7281\ V}{10\ mV} = 372{,}81 = 373\ bước$$

Tại thời điểm kết thúc chuyển đổi, mạch đếm có số nhị phân tương đương với 373, kết quả số là 0101110101B. Đây là giá trị số tương đương $V_A$ = 3,728 V mà ADC cho ra.

b) Để hoàn thành việc chuyển đổi thì ADC phải thực hiện 373 bước nhảy, vì vậy cần có 373 xung clock cho vào mạch đếm với thời gian mỗi xung là 1 µs (vì tần số là 1MHz). Nên tổng thời gian chuyển đổi là 373 µs.

c) Độ phân giải của ADC bằng với độ lớn của bậc thang là 10 mV. Nếu biểu diễn dưới dạng phần trăm độ phân giải là:

$$\frac{1}{1023}\ x\ 100\% \approx 0{,}1\%$$

**Ví dụ 8.14:** Cho ADC như trong ví dụ 8.13, hãy xác định giá trị xấp xỉ của điện áp ngõ vào để có giá trị số là 0101110101B = $373_{10}$.

**Giải:**

Bảng 8.4

| Bước | $V_{AX}$ (V) |
|---|---|
| 371 | 3,71 |
| 372 | 3,72 |
| 373 | 3,73 |
| 374 | 3,74 |
| 375 | 3,75 |

Bảng 8.4 trình bày một số bước điện áp ngõ ra $V_{AX}$ của DAC lý tưởng xung quanh bậc 373. Nếu $V_A$ nhỏ hơn 3,72 V một khoảng nhỏ hơn $V_T$ thì $\overline{EOC}$ không xuống mức thấp khi $V_{AX}$ lên đến 3,72 V nhưng $\overline{EOC}$ sẽ xuống mức thấp khi $V_{AX}$ là 3,73 V. Nếu $V_A$ nhỏ hơn 3,73 V một khoảng nhỏ hơn $V_T$ thì $\overline{EOC}$ không xuống mức thấp khi $V_{AX}$ lên đến 3,73 V nhưng $\overline{EOC}$ sẽ xuống mức thấp khi $V_{AX}$ là 3,74 V. Vì thế $V_A$ phải nằm trong khoảng giữa 3,72 V và 3,73 V, $\overline{EOC}$ sẽ xuống mức thấp khi $V_{AX}$ là 3,73 V. Giá trị chính xác của $V_A$ là: từ 3,72V – $V_T$ đến 3,73V – $V_T$. Nhưng vì $V_T$ nhỏ chúng ta có thể kết luận rằng để có giá trị số 0101110101B thì khoảng điện áp ngõ vào xấp xỉ từ 3,72 V đến 3,73 V.

**Độ phân giải và độ chính xác của bộ chuyển đổi D/A**

Khi chế tạo một thiết bị đo, điều quan trọng nhất là đánh giá được sai số của nó. Một trong các nguồn gây ra sai số cho phương pháp chuyển đổi A/D dạng điện áp tham chiếu bậc thang là độ lớn bậc thang (độ phân giải) của DAC bên trong là đơn vị nhỏ nhất được tính. Dạng sóng điện áp bậc thang ngõ ra $V_{AX}$ là các bước rời rạc tăng dần cho đến khi vượt cao hơn điện áp ngõ vào $V_A$. Bằng cách cho bước nhảy nhỏ hơn có thể giảm được sai số nhưng vẫn có sự khác biệt giữa tín hiệu tương tự thật so với các giá trị chuyển đổi của nó. Sai số này gọi là sai số lượng tử hóa. Vì thế $V_{AX}$ luôn là giá trị xấp xỉ so với giá trị $V_A$, và giá trị xấp xỉ này là 10 mV nếu như bước nhảy (độ phân giải) là 10 mV. Sai số lượng tử này sẽ làm giảm hoặc tăng số trạng thái đếm của mạch đếm và DAC, nó được cụ thể hóa là sai số +1 LSB.

Trong thực tế nhiều trường hợp sai số lượng tử hóa đối xứng quanh bội số nguyên của độ phân giải làm cho sai số lượng tử hóa là ± ½ LSB. Như thế làm cho ngõ ra thay đổi từ thấp hơn ½ độ phân giải đến cao hơn ½ độ phân giải so với giá trị điện áp ngõ vào. Ví dụ, nếu độ phân giải là 10 mV thì ngõ ra bộ chuyển đổi A/D sẽ chuyển từ 0 lên 1 khi ngõ vào là 5 mV và chuyển từ 1 lên 2 khi ngõ vào là 15 mV. Bình thường, khi ngõ vào 10 mV thì giá trị số là 1 cho nên sai số là 5 mV (1/2 LSB) so với giá trị ngõ vào.

Độ chính xác ảnh hưởng đến ngõ ra của DAC làm cho ngõ ra DAC không chuyển từ giá trị nhị phân này sang giá trị nhị phân kế tiếp tại các mức

điện áp chính xác của ngõ vào. Một số thì cao hơn một ít so với điện áp ngõ vào, số khác thì thấp hơn một ít so với điện áp ngõ vào. Mức độ sai số còn bị ảnh hưởng từ các sai số của linh kiện như là điện trở, bộ so sánh, dòng điện chuyển mạch, … Độ chính xác có thể được tính bằng phần trăm của full-scale giống như DAC, nhưng thông thường nó được cụ thể bằng ±n LSB, trong đó n là một phân số hoặc là 1. Ví dụ như độ chính xác được cụ thể bằng ± ¼ LSB với độ phân giải là 10 mV và giả sử ngõ ra chuyển từ 0 lên 1 tại 5 mV, chúng ta phải hiểu rằng ngõ ra sẽ chuyển từ 0 lên 1 tại bất kỳ mức điện áp ngõ vào nào có giá trị từ 2,5 mV đến 7,5 mV. Trong trường hợp này bất kỳ điện áp ngõ vào nào trong khoảng từ 7,5 mV đến 12.5 mV đều có giá trị 1 ở ngõ ra. Tuy nhiên, trường hợp xấu nhất là ngõ ra có mức 1 khi ngõ vào là 2,5 mV, sai số là ¾ bit đó là kết quả của tổng sai số lượng tử và độ chính xác.

**Ví dụ 8.15:** Một ADC 8 bit như hình 8.12 có ngõ vào full-scale là 2,55 V (nếu $V_A$ =2,55 V thì ngõ ra số tương ứng là 11111111). ADC có sai số là ± ¼ LSB. Xác định sai số cao nhất khi chuyển đổi.

**Giải:**

Độ lớn bậc thang là: $K = \frac{2,55V}{2^8-1} = 10\ mV$

Nếu DAC không có sai số thì ngõ ra $V_{AX}$ sẽ có các bước cách nhau chính xác 10 mV vì ngõ ra $V_{AX}$ thay đổi 10 mV cho 1 bậc. Như vậy, sai số lượng tử hóa tối đa là 10 mV.

ADC có sai số là ± ¼ LSB là ¼ x 10 mV = 2,5 mV. Điều này có nghĩa là giá trị $V_{AX}$ có thể bị lệch 2,5 mV so với giá trị chính xác. Như vậy, sai số tổng cộng có thể được tính bằng:

10 mV + 2,5 mV = 12,5 mV

Ví dụ như, giả sử ngõ vào tương tự là 1,268 V. Nếu ngõ ra DAC hoàn toàn chính xác thì quá trình chuyển đổi có thể sẽ dừng lại tại bậc thứ 127 (1,27 V). Có thể thấy rằng $V_{AX}$ bị lệch 2 mV vì vậy nó chỉ có 1,268 V tại bậc thứ 127. Độ lệch này chưa đủ lớn để dừng quá trình chuyển đổi và quá trình chuyển đổi có thể sẽ dừng lại tại bậc thứ 128. Vì thế ngõ ra số sẽ là $10000000_2$ = $128_{10}$ (tương ứng 1,28V ở ngõ vào) khi ngõ vào là 1,268 V và sai số là 12 mV.

**Thời gian chuyển đổi, $t_C$**

Thời gian chuyển đổi, được trình bày như trong hình 8.12b, là khoảng thời gian giữa khi kết thúc xung Start và ngõ ra tích cực của $\overline{EOC}$. Mạch đếm sẽ bắt đầu đếm từ 0 và đếm lên cho đến khi $V_{AX}$ lớn hơn $V_A$, tại thời điểm $\overline{EOC}$ xuống mức thấp là kết thúc quá trình chuyển đổi. Chúng ta cũng có thể thấy rõ rằng thời gian chuyển đổi $t_C$ tùy thộc vào $V_A$. Giá trị $V_A$ càng lớn thì số bước nhảy càng nhiều trước khi điện áp bậc thang lớn hơn $V_A$.

Thời gian chuyển đổi cực đại xảy ra khi $V_A$ gần bằng giá trị full-scale, vì vậy $V_{AX}$ phải đi đến bậc cuối cùng thì $\overline{EOC}$ mới báo kết thúc. Với bộ chuyển đổi n bit, thời gian chuyển đổi cực đại sẽ là:

$$t_C(\max) = (2^n - 1) \text{ chu kỳ xung clock}$$

Ví dụ như ADC trong ví dụ 8.13 có thời gian chuyển đổi cực đại là:

$$t_C(\max) = (2^{10} - 1)\ 1\ \mu s = 1023\ \mu s$$

Trong một số trường hợp, người ta cũng cần phải tính thời gian chuyển đổi trung bình là một nửa của thời gian chuyển đổi cực đại. Bộ chuyển đổi tham chiếu bậc thang này được tính như sau:

$$t_C(TB) = \frac{t_C(\max)}{2} = 2^{n-1}\ chu\ kỳ\ xung\ clock$$

Nhược điểm chính của ADC điện áp tham chiếu bậc thang là thời gian chuyển đổi. Khi cần cải thiện độ phân giải tức là phải tăng số bit nhưng thời gian chuyển đổi sẽ tăng gấp đôi khi ADC tăng thêm một bit. Điều này dẫn đến loại ADC này không thích hợp trong các ứng dụng chuyển đổi tín hiệu có tần số cao. Nhưng đối với các ứng dụng tốc độ thấp thì việc sử dụng ADC điện áp tham chiếu bậc thang đơn giản và hiệu quả.

**Ví dụ 8.16:** Với ADC điện áp tham chiếu bậc thang nếu cho $V_A$ lớn hơn giá trị full-scale thì điều gì sẽ xảy ra với hoạt động của ADC?

**Giải:**

Từ sơ đồ hình 8.12, chúng ta có thể thấy được tại ngõ ra của bộ so sánh không bao giờ xuống mức logic thấp vì điện áp bậc thang không bao giờ vượt khỏi $V_A$. Vì vậy, xung Ck liên tục vào bộ đếm nên bộ đếm sẽ đếm lên liên tục từ 0 đến giá trị lớn nhất rồi trở về 0 tiếp tục đếm. Dạng sóng bậc thang $V_{AX}$ cũng tăng từ 0 đến bậc cao nhất rồi trở về 0 và lặp lại liên tục cho đến khi nào $V_A$ giảm xuống nhỏ hơn giá trị full-scale.

## 8.9 Thu nhận dữ liệu

Có nhiều ứng dụng với tín hiệu tương tự cần phải được số hóa (chuyển đổi sang tín hiệu số) và lưu trữ vào bộ nhớ. Quá trình xử lý này bắt đầu bằng việc lấy mẫu tín hiệu tương tự và những mẫu này được chuyển thành giá trị số tương ứng tùy thuộc vào biên độ của mẫu tín hiệu tương tự. Và bộ xử lý sẽ có những cách xử lý các dữ liệu này khác nhau tùy thuộc vào ứng dụng. Trong các ứng dụng để lưu trữ như ghi dữ liệu audio hoặc video dạng số thì bộ xử lý sẽ điều khiển lưu trữ dữ liệu và khi muốn phát lại thì dữ liệu này được chuyển đến DAC để tái tạo lại tín hiệu gốc ban đầu. Trong các ứng dụng xử lý và điều khiển thì bộ xử lý có thể kiểm tra dữ liệu hoặc thực hiện một số tính toán để xác định trạng thái ngõ ra điều khiển.

Hình 8.13(a) trình bày phương pháp kết nối giữa vi xử lý với ADC để thu nhận dữ liệu. Vi xử lý sẽ tạo ra xung Start để cho ADC bắt đầu các chu kỳ chuyển đổi. Tín hiệu $\overline{EOC}$ từ ADC được hồi tiếp về vi xử lý. Vi xử lý sẽ theo dõi tín hiệu $\overline{EOC}$ để xác định khi nào quá trình chuyển đổi A/D kết thúc để chuyển dữ liệu từ ADC vào bộ nhớ.



(a)




Hình 8.13 Hệ thống thu nhận dữ liệu sử dụng vi xử lý

Dạng sóng trong hình 8.13(b) cho thấy vi xử lý thu nhận dữ liệu số chuyển đổi từ tín hiệu tương tự $V_A$ như thế nào. Quá trình xử lý bắt đầu tại $t_0$ khi vi xử lý tạo ra xung Start đưa đến ADC thì quá trình chuyển đổi A/D được bắt đầu. Quá trình chuyển đổi kết thúc tại $t_1$ khi điện áp bậc thang vượt khỏi $V_A$ và tín hiệu $\overline{EOC}$ xuống mức thấp. Khi tín hiệu $\overline{EOC}$ xuống mức thấp thì vi xử lý sẽ lấy ngõ ra số của ADC tương ứng với $V_A$ tại điểm a và dữ liệu số này được ghi vào bộ nhớ.

Sau đó vi xử lý sẽ tạo ra xung Start tiếp theo để bắt đầu chu kỳ chuyển đổi thứ hai. Xung Start sẽ reset tín hiệu bậc thang về 0 và tín hiệu $\overline{EOC}$ lên mức cao vì tín hiệu Start reset bộ đếm trong ADC. Chu kỳ chuyển đổi thứ hai kết thúc tại $t_2$ khi điện áp bậc thang vượt khỏi $V_A$. Vi xử lý sẽ lấy dữ liệu tương ứng tại điểm b vào bộ nhớ. Các bước thực hiện như thế này được liên tục lặp lại tại các thời điểm tiếp theo $t_3$, $t_4$, … Quá trình xử lý tạo ra xung Start, theo dõi $\overline{EOC}$ và lấy dữ liệu từ ADC ghi vào bộ nhớ được thực hiện dưới sự điều khiển của một chương trình.

**Quá trình tái tạo tín hiệu số hóa**

Theo hình 8.13(b) ADC hoạt động với tốc độ cực đại vì xung Start được tạo ra ngay sau khi vi xử lý thu nhận dữ liệu từ ngõ ra ADC của chu kỳ chuyển

đổi trước. Lưu ý rằng thời gian chuyển đổi không phải là hằng số vì giá trị analog ngõ vào thay đổi. Đối với phương pháp này thì vấn đề lưu trữ dạng sóng và tái tạo lại dạng sóng cần phải biết được thời điểm của mỗi giá trị để có thể vẽ lại. Thông thường, khi lưu trữ dạng sóng đã được số hóa, thì các mẫu được lấy cách đều nhau bằng một khoảng thời gian cố định với tốc độ tối thiểu bằng hai lần tần số cao nhất của tín hiệu ngõ vào. Hệ thống số sẽ lưu trữ dạng sóng dưới dạng một bảng liệt kê các giá trị dữ liệu mẫu. Một bảng dữ liệu (bảng 8.5) lưu trữ lưu trữ tín hiệu trong hình hình 8.14(a) sau khi số hóa.

Bảng 8.5 Dữ liệu lưu trữ tín hiệu sau khi số hóa

| Thời điểm | Giá trị điện áp vào (V) | Ngõ ra số |
|---|---|---|
| a | 1,22 | 01111010 |
| b | 1,47 | 10010011 |
| c | 1,74 | 10101110 |
| d | 1,70 | 10101010 |
| e | 1,35 | 10000111 |
| f | 1,12 | 01110000 |
| g | 0,91 | 01011011 |
| h | 0,82 | 01010010 |

Trong hình 8.14(a) chúng ta thấy ADC phải liên tục thực hiện chuyển đổi để số hóa tín hiệu analog tại các điểm a, b, c, … Nếu dữ liệu số này sử dụng để tái tạo lại tín hiệu thì kết quả tái tạo lại như trong hình 8.14(b). Đường tín hiệu gãy khúc là tín hiệu ngõ ra của bộ chuyển đổi D/A. Đường tín hiệu liên tục là kết quả sau khi lọc thông thấp. Chúng ta có thể thấy rằng tín hiệu tái tạo được tốt hơn khi tín hiệu analog ban đầu không biến đổi nhiều giữa hai điểm số hóa. Nếu tín hiệu analog dao động với tần số cao thì ADC không thể bắt kịp những dao động đó và khi tái tạo lại tín hiệu không được chính xác.




Hình 8.14 Tín hiệu số hóa và tín hiệu tái tạo

## 8.10 ADC xấp xỉ liên tiếp (Successive-approximation ADC)

ADC xấp xỉ liên tiếp (S_ADC) là một trong những loại ADC được sử dụng nhiều nhất. Cấu tạo của S_ADC thì phức tạp hơn so với ADC điện áp tham chiếu bậc thang nhưng thời gian chuyển đổi ngắn hơn.

Thêm vào đó, S_ADC là một bộ chuyển đổi A/D có thời gian chuyển đổi cố định không phụ thuộc vào giá trị điện áp ngõ vào tương tự. Cấu trúc cơ bản của một S_ADC như trong hình 8.15(a) cũng gần giống với cấu trúc của ADC điện áp tham chiếu bậc thang. Tuy nhiên, S_ADC không sử dụng mạch đếm để cung cấp tín hiệu ngõ vào cho DAC mà thay vào đó người ta sử dụng thanh ghi dịch. Mạch logic điều khiển cập nhật nội dung thanh ghi theo từng bit một cho đến khi dữ liệu số tương đương với ngõ vào tương tự $V_A$. Các hoạt động cơ bản của S_ADC được trình bày như trong lưu đồ hình 8.15(b) và hoạt động cụ thể của S_ADC 4 bit được trình bày như trong hình 8.16.


Analog
input
$V_A$
$V_{AX}$
+
−
COMP
Clock
Control
logic
START
EOC
Control
register
MSB
LSB
DAC
$V_{AX}$




Hình 8.15 Sơ đồ khối và lưu đồ hoạt động của ADC xấp xỉ liên tiếp

Giả sử chúng ta có một S_ADC 4 bit với step-size là 1V. Như vậy thanh ghi của S_ADC là 4 bit cấp cho DAC với trọng số của các bit là 8, 4, 2 và 1 V tương ứng. Giả sử tín hiệu ngõ vào tương tự $V_A$ = 10,4 V. Hoạt động của S_ADC như sau:

Đầu tiên thanh ghi được xóa tất cả các bit về 0 nên $Q_3 = Q_2 = Q_1 = Q_0 = 0$, nên ngõ ra DAC có $V_{AX}$ = 0V tương ứng với thời gian $t_0$ trong hình 8.16. Lúc đó $V_{AX} < V_A$ nên ngõ ra bộ so sánh ở mức cao.

Tại thời gian kế tiếp $t_1$, bộ điều khiển bit MSB của thanh ghi lên mức logic 1, ngõ ra $Q_3 = 1$ nên ta có giá trị số 1000 đưa vào DAC nên ngõ ra DAC có $V_{AX} = 8$ V. Vì $V_{AX} < V_A$ nên ngõ ra bộ so sánh vẫn ở mức logic cao. Mức cao này báo cho bộ điều khiển biết được $V_{AX}$ chưa lớn hơn $V_A$ và vì vậy MSB được giữ ở mức 1.




Hình 8.16 Hoạt động của S_ADC 4 bit

Bộ điều khiển sẽ tiếp tục xử lý bit kế tiếp $Q_2$, nó sẽ cho $Q_2$ lên mức logic 1 nên lúc này ta có giá trị số là 1100 đưa vào DAC nên ngõ ra DAC có $V_{AX}$ = 12V tương ứng thời điểm $t_2$. Vì $V_{AX} > V_A$ nên ngõ ra bộ so sánh xuống mức logic thấp. Tín hiệu mức thấp này báo hiệu cho bộ điều khiển biết được giá trị $V_{AX}$ quá lớn và điều khiển xóa $Q_2$ về 0 tại thời điểm $t_3$. Vì thế, tại thời điểm $t_3$ giá trị của thanh ghi là 1000 và $V_{AX}$ trở về 8 V.

Bước kế tiếp tại thời điểm $t_4$, bộ điều khiển cho ngõ ra $Q_1$ lên mức logic 1 nên ngõ ra thanh ghi là 1010 và $V_{AX}$ là 10 V. Với $V_{AX} < V_A$, ngõ ra bộ so sánh ở mức logic cao nên bộ điều khiển giữ $Q_1$ ở mức logic 1.

Bước cuối cùng tại thời điểm $t_5$, bộ điều khiển cho ngõ ra $Q_0$ lên mức logic 1 nên ngõ ra thanh ghi là 1011 và $V_{AX}$ là 11V. Bởi vì $V_{AX} > V_A$ nên ngõ ra bộ so sánh xuống mức logic thấp để báo tín hiệu $V_{AX}$ quá lớn và bộ điều khiển xóa $Q_0$ trở về 0 tại thời điểm $t_6$.

Tại thời điểm này, tất cả các bit của thanh ghi đã được xử lý, quá trình chuyển đổi hoàn tất và bộ điều khiển báo kết thúc $\overline{EOC}$ và tín hiệu số tương đương của $V_A$ là giá trị chứa trong thanh ghi. Với ví dụ này thì ngõ ra số cho $V_A$ = 10,4 V là 1010. Lưu ý rằng giá trị số 1010 tương ứng với 10 V, giá trị này nhỏ hơn so với giá trị ngõ vào và đây là đặc điểm của phương pháp chuyển đổi xấp xỉ liên tiếp. Còn đối với phương pháp điện áp tham chiếu bậc thang thì kết quả giá trị số luôn cao hơn so với giá trị ngõ vào $V_A$.

**Ví dụ 8.17:** Cho một S_ADC 8 bit có độ phân giải là 20 mV. Xác định giá trị số ngõ ra khi ngõ vào tương tự là 2,17 V.

**Giải:**

$$2{,}17V/20mV = 108{,}5 \text{ bậc}$$

Vì bậc 108 có $V_{AX}$ = 2,16 V và bậc 109 có $V_{AX}$ = 2,18 V. S_ADC luôn cho ra $V_{AX}$ cuối cùng nằm ở bậc kề dưới so với $V_A$. Vì vậy trong trường hợp của $V_A$ = 2,17 V thì kết quả ngõ ra số sẽ là $108_{10} = 01101100_2$.

**Thời gian chuyển đổi**

Theo hoạt động đã được mô tả của S_ADC thì bộ điều khiển sẽ xử lý từng bit của thanh ghi, cho nó lên mức logic 1 và quyết định giữ lại mức 1 hay xóa về 0. Quá trình xử lý mỗi bit sẽ mất 1 chu kỳ xung clock. Vì vậy, tổng thời gian chuyển đổi cho S_ADC N bit sẽ là N chu kỳ xung clock. Thời gian chuyển đổi là bằng nhau cho tất cả các giá trị của $V_A$.

**Ví dụ 8.18:** So sánh thời gian chuyển đổi cực đại của ADC điện áp tham chiếu bậc thang 10 bit và S_ADC 10 bit cả hai cùng sử dụng xung clock là 500 kHz.

**Giải:**

Đối với ADC điện áp tham chiếu bậc thang, thời gian chuyển đổi cực đại là

$$(2^N - 1) \times 1 \text{ chu kỳ xung clock} = 1023 \times 2\ \mu s = 2046\ \mu s$$

Đối với S_ADC, thời gian chuyển đổi cực đại là 10 chu kỳ xung clock

$$10 \times 2\ \mu s = 20\ \mu s$$

Như vậy, S_ADC có thời gian chuyển đổi nhanh gấp khoảng 100 lần so với ADC điện áp tham chiếu bậc thang.

Vì S_ADC có thời gian chuyển đổi tương đối nhanh nên thường được sử dụng trong các ứng dụng cho phép nhiều giá trị dữ liệu trong một khoảng thời gian. Đặc điểm này rất quan trọng khi tín hiệu tương tự biến đổi với tốc độ cao.

Vì các S_ADC thường được tích hợp thành các IC, nên không cần thiết phải phân tích hoặc thiết kế các mạch logic điều khiển. Nếu những ai muốn quan tâm đến mạch điều khiển thì tham khảo databook của nhà sản xuất.

**ADC0804 – ADC xấp xỉ liên tiếp**

Có rất nhiều ADC được tích hợp thành IC, về cấu trúc và nguyên lý hoạt động cơ bản giống nhau nên chúng ta sẽ khảo sát một loại ADC điển hình để nắm được một số đặc tính cơ bản, các tín hiệu cần cung cấp cũng như cách sử dụng các ADC trong thực tế. Một sơ đồ ký hiệu của ADC0804 được trình bày như trong hình 8.17, ADC sử dụng công nghệ CMOS có 20 chân và thực hiện chuyển đổi A/D theo phương pháp xấp xỉ liên tiếp. Một số đặc tính quan trọng như sau:

- Có hai ngõ vào analog là $V_{IN}(+)$ và $V_{IN}(-)$ để cho phép khoảng thay đổi của tín hiệu ngõ vào $V_{IN}$. Hay nói cách khác, tín hiệu analog vào để chuyển đổi chỉ được phép thay đổi từ $V_{IN}(-)$ đến $V_{IN}(+)$. Trong trường hợp tín hiệu ngõ vào đơn cực (không âm) thì $V_{IN}(+)$ được nối đến $V_{CC}$ còn $V_{IN}(-)$ được nối mass. Trong quá trình hoạt động bộ chuyển đổi sử dụng $V_{CC}$ như là một điện áp chuẩn và tín hiệu ngõ vào có thể thay đổi từ 0 đến 5 V.
- Chuyển đổi điện áp analog ngõ vào sang 8 bit nhị phân và ngõ ra số có đệm 3 trạng thái. Mạch điện bên trong thì phức tạp hơn so với mô tả trong hình 8.16 để có thể chuyển trạng thái ngõ ra tương ứng với giá trị ½ LSB. Ví dụ như với độ phân giải 10 mV, ngõ ra bộ chuyển đổi A/D chuyển từ 0 lên 1 tại 5mV, từ 1 lên 2 tại 15mV. Đối với ADC này thì độ phân giải được tính bằng $V_{REF}/256$, nếu $V_{REF}$ = 5V thì độ phân giải là 19,53 mV. Giá trị full-scale ở ngõ vào là 255 x 19,53 = 4,98 V, với điện áp ngõ vào là 4,98 V thì ngõ ra sẽ là 11111111. Ngõ

ra của ADC là 11111111 nếu điện áp ngõ vào là 4,971 V đến 4,990 V.




Hình 8.17 Sơ đồ ký hiệu của ADC0804

- ADC có một mạch tạo xung clock bên trong và tần số dao động là f = 1/(1,1RC), trong đó R và C là điện trở và tụ điện kết nối bên ngoài. Nếu sử dụng R = 10 KΩ và tụ C = 150 pF thì tần số dao động f = 606 kHz. Chúng ta cũng có thể sử dụng xung clock từ bên ngoài cung cấp vào chân CLK IN.
- Nếu sử dụng tần số dao động 606 kHz thì thời gian chuyển đổi khoảng 100 µs.
- ADC có hai chân nối mass tách biệt cho tín hiệu tương tự và tín hiệu số. Chân số 8 là chân nối mass tương tự là điểm mass chung cho tín hiệu tương tự vào và các điện áp chuẩn. Chân số 10 là chân mass số được sử dụng chung cho tất cả các mạch số trong hệ thống (lưu ý rằng hai mass này có ký hiệu khác nhau). Khi sử dụng thì hai mass này chúng ta có thể nối chung hai mass này với nhau cũng được, sở dĩ người ta thiết kế hai mass tách biệt là để chống nhiễu tốt hơn thôi.

IC ADC0804 được thiết kế bus dữ liệu có thể dễ dàng giao tiếp với vi xử lý. Vì lý do này mà tên của các chân ngõ vào và ngõ ra được đặt theo cách

gọi thông thường của hệ thống vi xử lý. Những chức năng của các ngõ vào và ngõ ra được định nghĩa như sau:

- $\overline{CS}$ (Chip Select): Ngõ vào này tích cực mức thấp, nên nó phải ở mức thấp thì các ngõ vào $\overline{RD}$ hoặc $\overline{WR}$ mới có thể tác động được. Khi $\overline{CS}$ ở mức cao thì các ngõ ra số có trạng thái Hi-Z và không có sự chuyển đổi.
- $\overline{RD}$ (Read): Ngõ vào này sử dụng để cho phép bộ đệm dữ liệu ngõ ra. Khi $\overline{CS} = \overline{RD} = 0$ thì các chân ngõ ra số sẽ có mức logic là kết quả của quá trình chuyển đổi A/D. Vi xử lý có thể đọc giá trị dữ liệu số này trên bus dữ liệu của hệ thống.
- $\overline{WR}$ (Write): Ngõ vào này cần cấp xung mức thấp để xác định bắt đầu quá trình chuyển đổi, Đây chính là ngõ vào xung Start, nó được gọi là ngõ vào Write vì thông thường vi điều khiển tạo ra một xung tác động Write (giống như sử dụng để ghi vào bộ nhớ).
- $\overline{INTR}$ (Interrupt): Đây là tín hiệu ngõ ra, nó lên mức cao khi bắt đầu quá trình chuyển đổi và xuống mức thấp khi quá trình chuyển đổi kết thúc. Đây cũng chính là ngõ ra $\overline{EOC}$ nhưng nó được gọi là Interrupt vì trong một số trường hợp tín hiệu này gởi đến ngõ vào ngắt của vi xử lý để ngắt các hoạt động khác của vi xử lý để nhận dữ liệu từ ADC.
- $V_{ref}/2$: Đây là ngõ vào lựa chọn có thể sử dụng để làm giảm điện áp chuẩn bên trong ADC và vì vậy làm thay đổi phạm vi điện áp analog ngõ vào. Khi ngõ vào này không được kết nối, ngõ vào này có điện áp 2,5 V ($V_{CC}/2$) vì $V_{CC}$ sử dụng như là điện áp chuẩn. Khi kết nối với điện áp bên ngoài thì điện áp chuẩn bên trong thay đổi và phạm vi điện áp ngõ vào cũng thay đổi theo (bảng 8.6)

Bảng 8.6 Phạm vi điện áp ngõ vào và độ phân giải

| $V_{ref}/2$ | Phạm vi điện áp ngõ vào (V) | Độ phân giải (mV) |
|---|---|---|
| Open | 0 – 5,0 | 19,5 |
| 2,25 | 0 – 4,5 | 17,6 |
| 2,00 | 0 – 4,0 | 15,6 |
| 1,50 | 0 – 3,0 | 11,7 |

- CLK OUT: chân này kết nối với điện trở khi sử dụng xung clock bên trong và xung clock sẽ xuất ra trên chân này.
- CLK IN: chân này sử dụng để kết nối với xung clock bên ngoài hoặc kết nối với tụ điện khi sử dụng xung clock bên trong.

## 8.11 FLASH ADC

Bộ chuyển đổi flash là bộ chuyển đổi ADC có tốc độ nhanh nhất nhưng trong cấu trúc mạch nó lại có số lượng linh kiện rất nhiều và nhiều hơn so với tất cả các loại khác. Ví dụ như một flash ADC 6 bit thì cần phải có 63 bộ so sánh tương tự, 8 bit thì cần phải có 255 bộ so sánh tương tự và 10 bit thì cần có 1023 bộ so sánh tương tự. Như vậy sẽ có một số lượng lớn các bộ so sánh được tích hợp trong một kích thước có giới hạn của flash ADC. Và người ta thường sử dụng flash ADC với số bit lớn từ 9 đến 10 bit trở lên.




Hình 8.18 Sơ đồ mạch flash ADC 3 bit

Chúng ta sẽ phân tích hoạt động của một flash ADC 3 bit. Một khi chúng ta đã hiểu được mạch chuyển đổi 3 bit thì có thể dễ dàng mở rộng với số bit lớn hơn.

Một bộ chuyển đổi flash 3 bit có step-size là 1 V được trình bày như trong hình 8.18. ADC này có một mạch chia điện áp chuẩn cho các mạch so sánh, điện áp chuẩn được chia làm 7 mức tương ứng 1 V (LSB), 2 V, 3 V, …, và 7 V (full-scale). Tín hiệu analog $V_A$ được nối đến các ngõ vào còn lại của bộ so sánh.

Với $V_A < 1$ V, tất cả các bộ so sánh từ $C_1$ đến $C_7$ sẽ ở mức cao. Với $V_A > 1$ V thì một hoặc nhiều hơn các ngõ ra các bộ so sánh xuống mức thấp. Ngõ ra của các bộ so sánh được đưa vào mạch mã hóa ưu tiên (có ngõ vào tác động mức thấp) để tạo ra số nhị phân ngõ ra tương ứng với ngõ ra bộ so sánh lớn nhất có mức thấp.

Bảng 8.6 Ngõ vào tương tự và ngõ ra số

| Ngõ vào tương tự | Ngõ ra các bộ so sánh | | | | | | | Ngõ ra số | | |
|---|---|---|---|---|---|---|---|---|---|---|
| $V_A$ (V) | $C_1$ | $C_2$ | $C_3$ | $C_4$ | $C_5$ | $C_6$ | $C_7$ | C | B | A |
| 0 – 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 1 – 2 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 2 – 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 |
| 3 – 4 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 4 – 5 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
| 5 – 6 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 6 – 7 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| > 7 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |

Ví dụ như khi $V_A$ nằm giữa 3 và 4 V thì các ngõ ra $C_1$, $C_2$, và $C_3$ sẽ ở mức thấp và tất cả các ngõ ra còn lại ở mức cao. Mạch mã hóa ưu tiên sẽ chỉ đáp ứng với ngõ vào $C_3$ ở mức thấp và tạo ra số nhị phân ở ngõ ra là CBA = 011, đây là giá trị số tương ứng của $V_A$ với độ phân giải là 1 V. Khi $V_A$ lớn hơn 7V, từ $C_1$ đến $C_7$ sẽ ở mức thấp và mạch mã hóa sẽ tạo ra mã là CBA = 111 và đây cũng là giá trị số tương ứng của $V_A$. Các giá trị còn lại được trình bày trong bảng 8.6

Flash ADC trong hình 8.18 có độ phân giải là 1 V vì tín hiệu analog ngõ vào phải thay đổi 1 V thì tín hiệu số ngõ ra mới thay đổi lên bước kế tiếp. Để có độ phân giải mịn hơn chúng ta sẽ tăng số lượng mức điện áp ngõ vào (sử dụng nhiều điện trở để chia nhiều mức điện áp so sánh) và số lượng các bộ so sánh. Ví dụ như một flash ADC 8 bit thì cần phải có $2^8 = 256$ mức điện áp so sánh kể cả 0 V. Điều này dẫn đến cần phải có 256 điện trở và 255 bộ so

sánh (không có bộ so sánh cho mức điện áp 0V). Ngõ ra của 255 bộ so sánh sẽ đưa đến mạch mã hóa ưu tiên để tạo 8 bit ngõ ra có mã tương ứng với ngõ ra bộ so sánh có số thứ tự cao nhất xuống mức thấp. Tổng quát, một flash ADC N bit sẽ có $2^N - 1$ bộ so sánh, $2^N$ điện trở và mạch mã hóa ưu tiên từ $2^N$ sang N đường.

**Thời gian chuyển đổi**

Bộ chuyển đổi A/D dạng flash không sử dụng xung clock vì không có thời gian dành cho hoạt động tuần tự. Bộ chuyển đổi thực hiện liên tục khi ngõ vào thay đổi thì ngõ ra các bộ so sánh thay đổi vì vậy ngõ ra mạch mã hóa thay đổi theo. Thời gian chuyển đổi được tính từ thời điểm đặt $V_A$ vào cho đến khi có dữ liệu số ngõ ra và thời gian này tùy thuộc vào thời gian trì hoãn của các bộ so sánh và mạch mã hóa. Như vậy, thời gian chuyển đổi của flash ADC cực ngắn. Ví dụ như flash ADC AD9020 có 10 bit ngõ ra và thời gian chuyển đổi là 17ns.

## 8.12 Các loại ADC khác

Ngoài các phương pháp chuyển đổi A/D đã trình bày chúng ta còn có một số phương pháp chuyển đổi A/D khác. Mỗi loại cũng sẽ có ưu và nhược điểm riêng, sau đây là mô tả thêm một số loại ADC khác.

**ADC điện áp tham chiếu bậc thang up/down (Tracking ADC)**

Như chúng ta đã biết ADC điện áp tham chiếu bậc thang hoạt động tương đối chậm vì mạch đếm phải reset về 0 để bắt đầu quá trình chuyển đổi mới. Các bậc thang luôn bắt đầu từ 0 V và từng bước tăng lên đến điểm chuyển mạch khi $V_{AX}$ vượt hơn $V_A$ và ngõ ra bộ so sánh xuống mức thấp. Phải mất một khoảng thời gian để reset về 0 và tăng dần lên đến điểm chuyển mạch mới, thời gian này có thể được rút ngắn lại bằng cách sử dụng mạch đếm up/down trong ADC điện áp tham chiếu bậc thang up/down.

Trong Tracking ADC thì mạch đếm lên được thay thế bằng mạch đếm up/down để cung cấp tín hiệu cho DAC. Mạch đếm này sẽ đếm lên khi $V_{AX} < V_A$ và đếm xuống khi $V_{AX} > V_A$. Do đó ngõ ra của DAC luôn là những bước hướng về giá trị $V_A$. Khi $V_{AX}$ đi ngang qua $V_A$ thì bộ so sánh sẽ chuyển trạng thái, giá trị số tương ứng với $V_A$ là trạng thái dừng trong bộ đếm và quá trình chuyển đổi hoàn tất.

Khi bắt đầu quá trình chuyển đổi mới thì mạch đếm không được reset về 0 nhưng nó sẽ bắt đầu đếm lên hoặc xuống từ giá trị dừng lại trước đó tùy thuộc vào mức logic ngõ ra bộ so sánh. Mạch đếm sẽ đếm đến khi nào điện áp bậc thang đi qua $V_A$ lần nữa thì dừng lại. Dạng sóng $V_{AX}$ có cả phần bậc thang đi lên và phần bậc thang đi xuống để hiệu chỉnh giá trị số ngõ ra thay đổi theo sự thay đổi của $V_A$. Vì lý do này mà mạch chuyển đổi A/D gọi là Tracking ADC.




Hình 8.19 Sơ đồ cấu tạo của Tracking ADC

Rõ ràng thời gian chuyển đổi sẽ ngắn lại vì mạch đếm không bắt đầu từ 0 khi bắt đầu chu kỳ chuyển đổi mới. Và dĩ nhiên, giá trị $t_C$ cũng tùy thuộc vào giá trị $V_A$, giá trị này không phải là hằng số.

**ADC hai độ dốc**

ADC hai độ dốc là một ADC có tốc độ chuyển đổi chậm (khoảng 10 đến 100 ms) nhưng ưu điểm của nó là giá thành thấp vì nó không sử dụng những linh kiện chính xác như DAC hay VCO. Hoạt động cơ bản của ADC liên quan đến quá trình nạp và xả tuyến tính của tụ điện với dòng điện không đổi. Đầu tiên tụ điện sẽ được nạp với thời gian cố định bằng dòng điện không đổi lấy từ điện áp ngõ vào $V_A$. Sau khoảng thời gian nạp cố định, điện áp trên tụ điện sẽ tỉ lệ với $V_A$. Tại thời điểm đó tụ điện được xả tuyến tính với dòng điện không đổi cùng với điện áp chuẩn chính xác – $V_{ref}$. Khi điện áp trên tụ điện bằng 0 thì kết thúc quá trình xả tuyến tính. Trong khoảng thời gian xả điện của tụ thì có một tần số chuẩn cho vào mạch đếm và mạch đếm sẽ đếm lên. Thời gian xả điện tỉ lệ với điện áp nạp được trong tụ vì vậy khi kết thúc

quá trình xả mạch đếm sẽ giữ trạng thái đếm tỉ lệ với điện áp ban đầu của tụ. và có thể nói rằng giá trị đếm này tương ứng tỉ lệ với $V_A$.

ADC hai độ dốc có giá thành thấp, độ nhạy thấp đối với nhiễu và ít bị ảnh hưởng khi nhiệt độ môi trường thay đổi. Vì sự chuyển đổi rất chậm nên ADC này không được sử dụng trong các ứng dụng thu thập dữ liệu nhưng đây không phải là vấn đề đối với các ứng dụng như đồng hồ đo điện áp hay các ứng dụng không cần tốc độ nhanh.




Hình 8.20 Sơ đồ cấu trúc của ADC hai độ dốc

## 8.13 Mạch lấy mẫu và giữ

Khi điện áp analog được nối trực tiếp đến ngõ vào của ADC, quá trình chuyển đổi có thể bị ảnh hưởng nếu điện áp analog thay đổi trong thời gian hoạt động chuyển đổi. Để ổn định quá trình chuyển đổi thì người ta phải sử dụng thêm mạch lấy mẫu và giữ để điện áp analog là hằng số trong lúc đang

thực hiện chuyển đổi. Sơ đồ mạch lấy mẫu và giữ mẫu được trình bày như trong hình 8.21.

Mạch lấy mẫu và giữ bao gồm một mạch khuếch đại đệm $A_1$ có trở kháng ngõ vào cao để không làm suy giảm tín hiệu $V_A$ và trở kháng ngõ ra thấp để nạp nhanh cho tụ điện giữ $C_h$. Tụ điện sẽ được nối với ngõ ra của $A_1$ khi mạch điều khiển số điều khiển đóng SW. Hoạt động này được gọi là lấy mẫu. SW sẽ đóng với thời gian đủ để tụ $C_h$ nạp đến giá trị hiện tại của tín hiệu analog ở ngõ vào. Ví dụ như, nếu SW đóng tại thời điểm $t_0$, ngõ ra của $A_1$ sẽ nạp nhanh cho tụ $C_h$ đến giá trị $V_0$. Khi SW mở, $C_h$ sẽ giữ điện áp này và chuyển đến ngõ ra $A_2$, từ ngõ ra $A_2$ $V_0$ được đưa đến ngõ vào ADC. Bộ khuếch đại đệm $A_2$ cũng là một khuếch đại có trở kháng ngõ vào cao để không làm cho tụ xả trong suốt thời gian chuyển đổi của ADC.

Trong mạch thu nhận dữ liệu sử dụng vi xử lý như đã trình bày trong phần trên, việc chuyển mạch để lấy mẫu được điều khiển bằng tín hiệu từ vi xử lý. Tín hiệu từ vi xử lý sẽ điều khiển đóng SW để nạp tụ $C_h$ lấy mẫu từ điện áp ngõ vào và thời gian đóng SW phụ thuộc vào giá trị tụ $C_h$ và đặc điểm của mạch lấy mẫu.

Một IC ADC thực tế AD1154 có tích hợp mạch lấy mẫu và giữ, nó có tụ điện bên trong và thời gian lấy dữ liệu là 3,5 µs. Trong thời gian giữ mẫu, điện áp trên tụ bị giảm dần (tụ xả) với tốc độ 0,1 µV/µs. Điện áp của mẫu bị mất trong thời gian chuyển đổi phải nhỏ hơn trọng số LSB. Ví dụ như một ADC 10 bit có ngõ vào full-scale là 10 V thì trọng số LSB khoảng 10 mV. Sẽ phải mất khoảng 100 ms trước khi tụ điện xả một khoảng điện áp bằng LSB. Nhưng các mẫu điện áp này không cần phải giữ lâu trong quá trình làm việc của ADC.




Hình 8.21 Sơ đồ mạch lấy mẫu và giữ

## 8.14 Bộ đa hợp

Khi tín hiệu analog ngõ vào để chuyển đổi được lấy từ nhiều nguồn khác nhau, kỹ thuật đa hợp được sử dụng như là cách để chia sẻ ADC. Một hệ thống thu nhận dữ liệu 4 kênh được trình bày như trong hình 8.22. Một SW xoay được sử dụng để lấy từng tín hiệu cho vào ADC tuần tự theo thời gian. Mạch điều khiển sẽ điều khiển vị trí SW theo các bit lựa chọn $A_1$, $A_0$ lấy từ mạch đếm MOD 4. Giả sử nếu $A_1A_0 = 00$ thì SW sẽ nối $V_{A0}$ đến ngõ vào ADC, nếu $A_1A_0 = 01$ thì SW sẽ nối $V_{A1}$ đến ngõ vào ADC,… Mỗi kênh ngõ vào có một mã địa chỉ, tương ứng mã địa chỉ nào xuất hiện thì ngõ vào đó được nối đến ADC.




Hình 8.22 Sơ đồ của ADC 4 kênh vào sử dụng bộ đa hợp

Quá trình xử lý hoạt động như sau

- ✓ Với địa chỉ là 00, $V_{A0}$ được nối đến ngõ vào ADC.
- ✓ Mạch điều khiển sẽ tạo ra xung Start để bắt đầu chuyển đổi $V_{A0}$ thành giá trị số tương đương của nó.
- ✓ Khi quá trình chuyển đổi kết thúc, tín hiệu EOC báo cho biết dữ liệu đã có. Thông thường dữ liệu này được chuyển đến vi xử lý trên bus dữ liệu.

- ✓ Xung clock tác động tăng giá trị mạch đếm lên địa chỉ 01, lúc này ngõ vào $V_{A1}$ được nối đến ADC.
- ✓ Lặp lại bước 2 và 3 sẽ có được giá trị số tương đương của $V_{A1}$ tại ngõ ra ADC.
- ✓ Xung clock tác động tăng giá trị mạch đếm lên địa chỉ 10, lúc này ngõ vào $V_{A2}$ được nối đến ADC.
- ✓ Lặp lại bước 2 và 3 sẽ có được giá trị số tương đương của $V_{A2}$ tại ngõ ra ADC.
- ✓ Xung clock tác động tăng giá trị mạch đếm lên địa chỉ 11, lúc này ngõ vào $V_{A3}$ được nối đến ADC.
- ✓ Lặp lại bước 2 và 3 sẽ có được giá trị số tương đương của $V_{A1}$ tại ngõ ra ADC.

Tốc độ xung clock điều khiển mạch đa hợp để chuyển mạch tuần tự các tín hiệu ngõ vào cho ADC. Thời gian tối thiểu giữa hai xung điều khiển này bằng thời gian trì hoãn của SW và thời gian chuyển đổi của ADC. Thời gian trì hoãn của SW được tối thiểu hóa bằng cách sử dụng SW bán dẫn.

Có nhiều mạch tích hợp ADC tích hợp cả mạch đa hợp và mạch chuyển đổi A/D chung trên một IC. ADC0808 là một ví dụ, nó có bộ đa hợp 8 kênh ở ngõ vào và sử mã 3 bit để điều khiển lựa chọn ngõ vào nối đến ADC.

## BÀI TẬP

**Bài 8.1** Cho dạng sóng thể hiện trong hình vẽ được áp dụng cho mạch lấy mẫu và được lấy mẫu mỗi 3 ms. Hiển thị đầu ra của mạch lấy mẫu.




Giả sử sự tương ứng điện áp một-một giữa đầu vào và đầu ra.

**Bài 8.2** Vẽ đồ thị của hàm tương tự được biểu thị bằng dãy số nhị phân sau: 1111, 1110, 1101, 1100, 1010, 1001, 1000, 0111, 0110, 0101, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1100, 1100, 1011, 1010, 1001.

**Bài 8.3** Xác định mã đầu ra nhị phân của ADC flash 3 bit cho tín hiệu đầu vào tương tự trong hình vẽ.



**Bài 8.4** Xác định đầu ra của bộ xử lý trong hình vẽ sau nếu chuỗi số 4 bit được áp dụng cho các đầu vào. Các đầu vào dữ liệu có giá trị thấp là 0 V và giá trị cao là +5 V.




**Bài 8.4** Một chuỗi nhị phân thẳng được áp dụng cho một bộ DAC 4 bit và đầu ra như trong hình vẽ sau. Quan sát có vấn đề là gì?



**Bài 8.5** Cho DAC 8 bit ngõ ra điện áp có Vomax = 5,1 V.

a. Tìm K

b. Tìm ngõ vào số khi ngõ ra Vo = 3 V

c. Tìm ngõ ra Vo khi ngõ vào $1011\ 1001_2$

**Bài 8.6** Cho DAC 7 bit ngõ ra dòng điện có Io = 800 mA khi ngõ vào $1100000_2$

a. Tìm Iomax

b. Tìm ngõ vào số khi ngõ ra dòng điện Io = 600 mA

**Bài 8.7** Cho DAC n bit có K = 0,5 V. Tìm n nhỏ nhất để có Vo = 8 V

**Bài 8.8** Cho R-ADC n bit có K = 10 mV, fck = 1 MHz, $V_T$ = 8 mV

a. Tìm n nhỏ nhất để ADC có thể chuyển đổi được điện áp ngõ vào Vi = 10 V

b. Với n của câu a. Tìm ngõ ra số khi Vi = 7,328 V.

c. Tính thời gian chuyển đổi của Vi ở bài 8.8b

d. Tìm tần số xung nhịp cần thiết cho ADC khi khoảng các các mẫu đưa vào chuyển đổi là 7 ms

**Bài 8.9** Cho SADC 8 bit có K = 10 mV.

Tìm ngõ ra số khi Vi = 1,216 V

**Bài 8.10** Cho SADC 6 bit có K = 0,4 V. Hãy vẽ dạng sóng chuyển đổi khi

a. Vi = 1,51 V

b. Vi = 12.3 V